完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我目前正在研究FPGA的温度分布测量，我们的想法是使用分布式环形振荡器（RO）和计数器来测量不同位置的FPGA温度。 问题是： 当我在FPGA上放置一些振荡器块并在器件上编程时，它们的输出（RO的频率）大不相同（显然不是由温度差引起的），这种情况发生了什么，以及如何解决这个问题？任何建议 在我正在处理的项目上？BTW，i'musingzybo和vivado 2016.3。 提前致谢。 以上来自于谷歌翻译 以下为原文 Hey guys, I'm currently working on temperature distribution measurement of FPGA, and the idea is to use distributed ring oscillator (RO) and a counter to measure the temperature of FPGA at different location. The problem is:
thanks in advance. 
0
|
|
相关推荐
4个回答
|
|
|
这才是重点，
环形振荡器被定义为正常工具约束， 你不能在fpga中约束环振荡器这一部分。 你设计在unisym级别/和bels ,,, 只需在高级代码上运行工具，并运行工具以满足时序要求， 如果你没有时间，你不能在环形振荡器，工具只是把振荡器放在他们想要的地方， 你能用振荡器频率的增量变化作为温度的线索吗？ 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 thats the point, Ring oscilators are defined out side the normal tool constraints, you can not constrain ring oscilators apart fomr say put this part here in the fpga. you design at the unisym level /and bels,,, just running the tools on high level code, and the tools run to meet timing, if you have no timing, which you can't on a ring oscillator, the tools just put the oscillator where they want, Can you use the delta change in frequency of an oscillator as a clue to temperature ? View solution in original post |
|
|
|
|
|
我假设你的环形振荡器来自一系列基于lut的逻辑，由互连连接起来。
你如何限制使用哪个？ 每个互连是不同的，因此取决于所采用的路由，取决于延迟，取决于频率。 。 以上来自于谷歌翻译 以下为原文 I'm assuming your making ring oscillators out of a string of lut based logic, joined by interconnects. How are you constraining which to use ? Each interconnect is different so depending upon the route taken , depends the delay, depends the frequency. . |
|
|
|
|
|
谢谢你的回复。
更具体地说，我实例化了4个相同的环形振荡器块，每个块包含一串非门（50）和一个计数器。 所有RO都在运行，它们的频率差异就像2000个周期/毫秒。 我没有限制它们，实现是自动运行的。 如果这就是原因，我应该怎么做才能使它们在大多数情况下保持一致，这样它们的输出差异就像芯片的温度分布一样。 以上来自于谷歌翻译 以下为原文 thank for the reply. To be more specific, i instantiated 4 same ring oscillator block, each block contains a string of not gate (50) and a counter. all of the RO is running and their frequency has a difference like 2000 cycle per millisecond. I didn't constraining them, the implementation is run automatically. If that's the reason, what should i do to keep them identical for the most part, so that the output difference of them can be seem as the temperature distribution of the chip. |
|
|
|
|
|
这才是重点，
环形振荡器被定义为正常工具约束， 你不能在fpga中约束环振荡器这一部分。 你设计在unisym级别/和bels ,,, 只需在高级代码上运行工具，并运行工具以满足时序要求， 如果你没有时间，你不能在环形振荡器，工具只是把振荡器放在他们想要的地方， 你能用振荡器频率的增量变化作为温度的线索吗？ 以上来自于谷歌翻译 以下为原文 thats the point, Ring oscilators are defined out side the normal tool constraints, you can not constrain ring oscilators apart fomr say put this part here in the fpga. you design at the unisym level /and bels,,, just running the tools on high level code, and the tools run to meet timing, if you have no timing, which you can't on a ring oscillator, the tools just put the oscillator where they want, Can you use the delta change in frequency of an oscillator as a clue to temperature ? |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2575
评论
淘帖
1806
