完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
Himuralikrishna.m@coreel.com,
在这种情况下,该工具可能错误地复制了导致此错误的IDELAYCTRL实例。 作为一种解决方法,您可以手动实例化必要数量的IDELAYCTRL实例(基于所使用的时钟区域数)并将其锁定到特定时钟区域。 问候, hemangd 以上来自于谷歌翻译 以下为原文 Hi muralikrishna.m@coreel.com, In this case it may possible that the tool is incorrectly replicating the IDELAYCTRL instance which is resulting this error. As a workaround you can manually instantiate the necessary number of IDELAYCTRL instances (based on number of clock regions used) and lock them to specific clock regions. Regards, hemangd |
|
|
|
只有小组成员才能发言,加入小组>>
2294 浏览 7 评论
2702 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2187 浏览 9 评论
3263 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2333 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
600浏览 1评论
1663浏览 1评论
160浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2315浏览 0评论
632浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-2 11:23 , Processed in 1.370815 second(s), Total 79, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号