完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
在处理新设计时，我在运行实现时得到了以下日志。 阶段4.1后提交优化 信息：[时序38-35]完成设置XDC时序约束。 异常程序终止（EXCEPtiON_ACCESS_VIOLATION） 有关详细信息，请查看'E：/....**...../ hs_err_pid12368.log' 但是日志没有有用的信息。 有时，如果修改了一些代码或添加了一些调试信号，则实现可能会被破坏。 这个问题折磨了我这么多。 谁能告诉我为什么以及如何解决它？ 非常感谢。 该设备为k7 325t和k7 410t。 我在win10和i7-6700k上使用vivado 2016.4。 以上来自于谷歌翻译 以下为原文 Hi, While working on a new design, I getted the following log when running implementation. Phase 4.1 Post Commit OptimizationINFO: [Timing 38-35] Done setting XDC timing constraints.Abnormal program termination (EXCEPTION_ACCESS_VIOLATION)Please check 'E:/....*****...../hs_err_pid12368.log'for detailsBut the log has no useful information. Sometimes the implementaion may scceed if a little code modified or some debug signals added. This issue torture me so much. Could anyone tell me why and how to resolve it? Thanks a lot. The device is k7 325t and k7 410t. I am using vivado 2016.4 on win10 and i7-6700k. 
0
|
|
相关推荐
6个回答
|
|
|
嗨@ adrian7
这看起来像是一次崩溃。 有可能与我们分享设计，以便重现和重现。 在我们结束时调试问题？ 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi @adrian7 This looks to be a crash. Is it possible to share the design for us to reproduce & debug the issue at our end? Thanks,Vijay -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
嗨@ adrian7，
可以请检查以下答案记录是否有帮助。 https://www.xilinx.com/support/answers/68575.html 谢谢＆amp; 问候， Sravanthi B 以上来自于谷歌翻译 以下为原文 Hi @adrian7, Can you please check if the following answer record helps. https://www.xilinx.com/support/answers/68575.html Thanks & Regards, Sravanthi B |
|
|
|
|
|
嗨Vijay
对不起，由于我公司的政策，我无法分享设计。 以上来自于谷歌翻译 以下为原文 Hi Vijay Sorry, I can not share the design due to the policy of my corporation. |
|
|
|
|
|
嗨@ adrian7
崩溃问题通常取决于设计，如果没有设计，则无法调试问题。 您可以尝试使用不同的实施策略，看看是否有帮助。 如果您不想在开放论坛中分享设计，我们可以使用安全FTP来传输文件。 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi @adrian7 Crash issues are generally design dependent and it is not possible to debug the issue without the design. You may try using different implementation strategies and see if that helps. If you dont want to share the design in open forums, we can use secure FTP to transfer the files. Thanks,Vijay -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
|
|
嗨@ adrian7，
我们遇到了类似的问题，其中一个Xilinx示例设计（HDMI Rx SS）以这种方式崩溃。 我已经设法在Ubuntu虚拟机上安装Vivado，并在Linux下成功编译相同的设计。 不确定2016.4 windows版本发生了什么，但Linux版本似乎更好。 希望有所帮助。 问候 西蒙 以上来自于谷歌翻译 以下为原文 Hi @adrian7, We had a similar issue with one of the Xilinx example designs (HDMI Rx SS) crashing in this way. I have since managed to install Vivado on a Ubuntu Virtual Machine and successfully compile the same design under Linux. Not sure what was going on with the 2016.4 windows version but the Linux version seems to be better. Hope that is of some help. Regards Simon |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2414 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1066浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
577浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
437浏览 1评论
1998浏览 0评论
722浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6019
评论
淘帖
1853
