[问答]

可以使用Microblaze验证自定义IP吗

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我正在使用Kintex KC705评估板和Vivado 2016.3 我有一个设计（DUT）需要针对所有各种输入组合进行广泛测试，因为它目前有大约150个输入和大约80个输出。我计划将设计打包为Vivado中的自定义IP，并使用Microblaze启动测试过程，将存储在BRAM中的值（输入）读取到DUT，并将来自DUT的输出值存储到另一个BRAM，并使用预期产值。我想知道这是否可行，或者是否有其他更简单的方法来完成此测试过程。任何帮助将不胜感激，谢谢。以上来自于谷歌翻译以下为原文 Hi, I am using Kintex KC705 eval board with Vivado 2016.3 I have a design(DUT) which needs to be tested extensively for all the various combinations of inputs as it has currently around 150 inputs and around 80 outputs. I was planning to package the design as a custom IP in Vivado and use Microblaze to initiate the testing process to read values (input) stored in BRAM to the DUT and store the output values from the DUT to an another BRAM and verify this value with the anticipated output values. I would like to know if this is feasible, or if there is other simpler ways of accomplishing this testing process. Any help would be greatly appreciated, Thanks. 0
2018-11-5 11:32:16　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报肖锋相关推荐 • 自定义IP没有给出任何回应 1974 • nios 自定义ip问题求助 3145 • 自定义外设和自定义指令在SOPC系统中是如何运行的？ 2072 • Microblaze的任何内部信号都找不到该怎么办？ 1301 • 在xps14.6中添加自定义IP时出现问题 1041 • 串口屏可以自定义协议吗？ 2781 • 如何告诉TCP/IP协议栈使用自定义MAC的地址？ 1659 • 怎么访问自定义服务特征UUID 2690 • ch9329怎么自定义HID？ 876 • LabVIEW自定义控件的好处是什么？ 6605 1个回答

答案对人有帮助，有参考价值 0 这是可行的。您还可以创建可合成矢量生成器，可合成捕获，并使用VLA捕获矢量，VIO启动/停止测试。 *我们中的许多人都是FPGA爱好者，而不是Xilinx员工。如果您获得帮助并给予荣誉（明星），您将来可能会继续获得帮助。如果您有解决方案，请将其标记为解决方案。* 以上来自于谷歌翻译以下为原文 It is feasible. You could also create synthesizable vector generator, synthesizable capture, and use VLA to capture vectors, VIO to start/stop test. *Many of us who help you are just FPGA enthusiasts, and not Xilinx employees. If you receive help, and give kudos (star), you're likely to continue receiving help in the future. If you get a solution, please mark it as a solution.*

2018-11-5 11:45:59 评论举报周志光