完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我目前正在尝试打包IP。 为此，我需要在“端口和接口”视图中编辑端口。 不幸的是，当我尝试将“左侧大小”从“（toCeilLog2（DnCount_g） - 1）”设置为（ceiling（log（2，DnCount_g）） - 1）“并按”OK“然后窗口将不会关闭，我 我不能做更多的事情。窗口只停留，但我不能按另一个按钮（如十字架或取消按钮）。我仍然可以移动窗口，但就是这样。任何想法有什么不对？ 以上来自于谷歌翻译 以下为原文 Hi, I currently try to package an IP. For that I need to edit ports in the "Ports and Interfaces" view. Unfortunatly when I try to set the "Left size" from "(toCeilLog2(DnCount_g) - 1)" to (ceiling(log(2,DnCount_g)) - 1)" and press "OK" then the window will not close and I am not able to do something more. The window just stays, but I cannot press another button (like the cross or the cancel button). I still can move the window, but that's it. Any ideas what's wrong? 
0
|
|
相关推荐
5个回答
|
|
|
不幸的是我做不到。
在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Unfortunatly I cannot do that. View solution in original post |
|
|
|
|
|
@lukileu，
您可以尝试重新包装或重新创建项目吗？ 我认为问题不会一致。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @lukileu, Can you try to repackage or recreate the project? I dont think the issue will be consistent. --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
嗨，
我已经试过了。 我第二次设置整个项目，结果相同。 另外，我试图直接编辑包的生成的xml文件。 然后项目仍将打开，但当Vivado尝试打开文件时，他将永远加载。 以上来自于谷歌翻译 以下为原文 Hi, I already tried that. I set up the whole project a second time, with the same result. Alternativly I tried to edit the generated xml file of the package directly. Then the project would still open, but when Vivado tries to open the file, he is loading forever. |
|
|
|
|
|
@lukileu，
您可以共享vivado存档项目来调试问题吗？ --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @lukileu, Can you share the vivado archive project to debug the issue? --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1444
评论
淘帖
7379
