完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
Verilog程序如下，怎么修改可以增大运行的频率？求大神解答
module jsq(clk,rst,rec,dout,Uab); input clk,rst,Uab; output dout; input [23:0]rec; reg dout,flag; reg [23:0]cnt; reg [4:0]cnt_c; reg Uab_ff0; wire add_cnt,add_cnt_c; wire end_cnt,end_cnt_c; wire dout_12h; always@(posedge clk or negedge rst)begin if(rst==0)begin cnt<=0; end else if(add_cnt)begin if(end_cnt)begin cnt<=0; end else begin cnt<=cnt+1'b1; end end end assign add_cnt=flag==1; assign end_cnt=(add_cnt&&cnt==4999&&(cnt_c==1||cnt_c==2||cnt_c==3||cnt_c==4||cnt_c==5||cnt_c==6||cnt_c==7||cnt_c==8||cnt_c==9||cnt_c==10||cnt_c==11||cnt_c==12||cnt_c==13||cnt_c==14||cnt_c==15||cnt_c==16||cnt_c==17||cnt_c==18||cnt_c==19||cnt_c==20||cnt_c==21||cnt_c==22||cnt_c==23||cnt_c==24||cnt_c==25||cnt_c==26||cnt_c==27||cnt_c==28||cnt_c==29||cnt_c==30))||(add_cnt&&cnt==rec-1&&cnt_c==0); always@(posedge clk or negedge rst)begin if(rst==0)begin cnt_c<=0; end else if(add_cnt_c)begin if(end_cnt_c)begin cnt_c<=0; end else begin cnt_c<=cnt_c+1'b1; end end end assign add_cnt_c=end_cnt; assign end_cnt_c=add_cnt_c&&cnt_c==30; always@(posedge clk or negedge rst)begin if(rst==0)begin dout<=0; end else if(dout_12h)begin dout<=1; end else if(end_cnt)begin dout<=0; end end assign dout_12h=add_cnt&&cnt==2499&&(cnt_c==1||cnt_c==2||cnt_c==3||cnt_c==4||cnt_c==5||cnt_c==6||cnt_c==7||cnt_c==8||cnt_c==9||cnt_c==10||cnt_c==11||cnt_c==12||cnt_c==13||cnt_c==14||cnt_c==15||cnt_c==16||cnt_c==17||cnt_c==18||cnt_c==19||cnt_c==20||cnt_c==21||cnt_c==22||cnt_c==23||cnt_c==24||cnt_c==25||cnt_c==26||cnt_c==27||cnt_c==28||cnt_c==29||cnt_c==30); always@(posedge clk or negedge rst)begin if(rst==0)begin flag<=0; end else if(Uab_ff0==0&&Uab==1)begin flag<=1; end else if(end_cnt_c)begin flag<=0; end end always@(posedge clk or negedge rst)begin if(rst==0)begin Uab_ff0<=0; end else begin Uab_ff0<=Uab; end end endmodule 
1
|
|
相关推荐
4个回答
|
|
|
你说的增大运行的频率是什么意思呢？加快系统钟吗？
|
|
|
|
|
|
设计意图不明，不好判断
|
|
|
|
|
|
一堆的cnt_c==1||cnt_c==2之类的，为什么不用cnt_c>=1 & cnt_c<=30替代呢？
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1226 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1027 浏览 0 评论
2292 浏览 1 评论
2008 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2263 浏览 0 评论
1777 浏览 47 评论
6000 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3681
评论
淘帖
6275
赞
