完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3605
|
小弟新学Verilog，有如下问题：module 一个输入，一个输出。当输入为常0或常1时，输出为0；当输入为翻转的电平时（频率为300~20MHz），输出为输入频率的1/100（100分频），请问用Verilog如何实现？哪位高手路过请帮小弟解答，先在这里谢过了。
0
|
|
相关推荐
4个回答
|
|
|
好多年没写了，都忘了，不能直接给你写代码了，输入中断那个，你可以通过计时的办法实现，多长时间没有脉冲输入输出置零就行了。论坛不让我发帖，一小时最多两条，所有不能过多的回答你的问题，抱歉
最佳答案
|
|
|
|
|
|
简单的说就是一个加法器就行了，累积50个上升沿或下降沿反转一下就可以实现1/100的分频，很简单的
|
|
|
|
|
|
能把代码贴出来吗，我之前用加法器，仿真时有尖脉冲 |
|
|
2016-5-17 14:38:14
评论
|
|
|
忘了加一点，如果输入断了，输出一定要为0，之前编的程序输出可能为0也可能为1，不符合要求
|
|
|
2016-5-17 14:44:39
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1446 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1061 浏览 0 评论
2525 浏览 1 评论
2217 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2486 浏览 0 评论
1954 浏览 54 评论
6032 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
3307
