完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我在使用EDK 12.2时在此论坛中发现了有关错误604的消息。
我正在使用PlanAhead 13.2来完成Spartan 6的PicoBlaze教程（实验1）。 当我想实现时，错误604如下所示： 无法解析[NgdBuild 604]类型为“RAMB18E1”的逻辑块'program_rom / ram_1k_generate.v6.kcpsm6_rom'。 引脚名称拼写错误可能导致此问题，缺少edif或ngc文件，块名称与edif或ngc文件名之间的大小写不匹配，或者类型名称的拼写错误。 目标'spartan6'不支持符号'RAMB18E1'。 我尝试在linkhttp：//www.xilinx.com/support/answers/38262.htm中执行此方法，但它不起作用。 对于本教程，我找不到EDK项目。 如教程所示，我使用PlanAhead完成所有工作。 你能帮帮我吗？ 以上来自于谷歌翻译 以下为原文 I have found a message in this forum about Error 604 while using EDK 12.2. I'm using PlanAhead 13.2 to do the Tutorial of the PicoBlaze for Spartan 6 (Experiment 1). When I want to implement, the error 604 appears as below:
I try to do as the method in the link http://www.xilinx.com/support/answers/38262.htm, but it doen't work. For this Tutorial I cannot find a EDK project. As shown in the Tutorial, I do all with PlanAhead. Can you help me with that? 
0
|
|
相关推荐
4个回答
|
|
|
你说你的目标是斯巴达6，但这一行在这里：
'program_rom / ram_1k_generate.v6.kcpsm6_rom' 看起来很可疑，因为它试图瞄准Virtex 6。 果然，检查相应的库指南，RAMB18E1不是Spartan 6原语，而是Virtex 6原语。 难怪，你得到一个NgdBuild错误。 您应该检查所有设置，并确保实际上是以Spartan 6为目标。 问候， 霍华德 ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 以上来自于谷歌翻译 以下为原文 You say you are targeting a Spartan 6 but this line here: 'program_rom/ram_1k_generate.v6.kcpsm6_rom' looks suspiciously like it is trying to target a Virtex 6. Sure enough, checking the respective libraries guide, RAMB18E1 is not a Spartan 6 primitive but a Virtex 6 one. Small wonder, then, that you get an NgdBuild error. You should check all of your settings and ensure that you are actually targeting a Spartan 6. Regards, Howard ---------- "That which we must learn to do, we learn by doing." - Aristotle |
|
|
|
|
|
谢谢！
你的答案非常有帮助。 我发现的问题是我应该将VHDL中的C_FAMILY值从V6更改为S6，但我还没有这样做。 以上来自于谷歌翻译 以下为原文 Thank you! Your answer is very helpful. The problem I find is that I should change the value of C_FAMILY in VHDL from V6 to S6, but I have not done it. |
|
|
|
|
|
喜
必须将网表文件手动复制到实现文件夹中才能被工具选中。 一旦.NGC文件包含在实现文件夹中，您将不再收到错误消息。 问候， saurav 以上来自于谷歌翻译 以下为原文 hi, The netlist files have to be manually copied into the implementation folder in order to be picked up by the tools. Once the .NGC files are included in the implementation folder you will no longer receive error messages. regards, saurav |
|
|
|
|
|
我没有看到这如何解决设备原语的问题......？
----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 以上来自于谷歌翻译 以下为原文 I fail to see how this could remedy a problem with device primitives ... ? ---------- "That which we must learn to do, we learn by doing." - Aristotle |
|
|
|
|
只有小组成员才能发言，加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2433 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2972
评论
淘帖
2112
