完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我使用的是ISE 13。1（3月）：Xilinx_ISE_DS_Lin_13.1_O.40d.1.1＆amp; ISE 13。1（4月）：Xilinx_ISE_DS_Update_13.1_O.40e.2.1 Linux平台：CentOS 5.6（RHEL 5.6克隆） 运行物理综合...... FATAL_ERROR：1 :: 78：1.3 - 物理综合失败。 流程将终止。 有关此问题的技术支持，请通过http://www.xilinx.com/support连接此项目打开WebCase。 /home/cad/xilinx/ISE13.1/ISE_DS/ISE/bin/lin64/unwrapped/map：符号查找错误：/home/cad/xilinx/ISE13.1/ISE_DS/ISE//lib/lin64/libXst2_Core.so ：undefined symbol：_ZN5boost7archive6detail17basic_oserializerD2Evmake [2]：*** [map]错误127 这似乎从昨天开始发生。 任何建议都将被评估。 谢谢 麦克风 以上来自于谷歌翻译 以下为原文 Hello, I am using ISE 13.1 (March): Xilinx_ISE_DS_Lin_13.1_O.40d.1.1 & ISE 13.1 (April): Xilinx_ISE_DS_Update_13.1_O.40e.2.1 Linux Platform: CentOS 5.6 (RHEL 5.6 Clone) Running physical synthesis... FATAL_ERROR:1::78:1.3 - Physical Synthesis Failed. Process will terminate. For technical support on this issue, please open a WebCase with this project attached at http://www.xilinx.com/support. /home/cad/xilinx/ISE13.1/ISE_DS/ISE/bin/lin64/unwrapped/map: symbol lookup error: /home/cad/xilinx/ISE13.1/ISE_DS/ISE//lib/lin64/libXst2_Core.so: undefined symbol: _ZN5boost7archive6detail17basic_oserializerD2Evmake[2]: *** [map] Error 127 This seems to have started happening since yesterday. Any suggestions will be apprciated. Thanks Mike 
0
|
|
相关推荐
2个回答
|
|
|
嗨迈克，
在错误消息的正文中已经给出了一个建议： ...请通过http://www.ilinx.com/support所附的此项目打开一个WebCase .... 谢谢， 叶夫根 以上来自于谷歌翻译 以下为原文 Hi Mike, One suggestion is already given in the body of the error message: ...please open a WebCase with this project attached at http://www.xilinx.com/support.... Thanks, Evgeni |
|
|
|
|
|
是的，请打开一个网页，查看致命错误。
作为临时解决方法，请尝试禁用-register_duplication，-logic_opt或两者。 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译 以下为原文 Yes, please open a webcase for the Fatal Error to be investigated. As a temporary work around, try disabling -register_duplication, -logic_opt or both. ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. ------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1271浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1960
评论
淘帖
8962
