完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
随着科技的发展,技术提高产品性能要求越来越高,近几年可编程的门阵列(FPGA)技术发展迅速,其高度的灵活性,使其在通信、数据处理、网络、仪器、工业控制、军事和航空航天等领域得到越来越广泛的应用。在数字IC设计领域,前端验证工作一般都是用FPGA完成的,因此FPGA工程师也是IC设计公司迫切需要的人才。 FPGA/IC逻辑设计开发已经成为当前最有发展前途的行业之一,特别是熟悉硬件构架的FPGA系统工程师
第一阶段的课程主要帮助学员了解FPGA系统设计的基础知识,掌握FPGA最小系统硬件电路设计方法,学会操作QuartusII软件来完成FPGA的设计和开发。 1.可编程逻辑设计技术简介 2.下一代可编程逻辑设计技术展望 3.可编程逻辑器件硬件上的四大发展趋势 4.EDA软件设计方法及发展趋势 5.FPGA的设计流程 6.FPGA的常用开发工具 7.FPGA的基本结构 8.主流低成本FPGA Cyclone 10.FPGA芯片的选型策略详解 11.FPGA关键电路的设计(最小电路设计): 11.1 FPGA管脚设计 11.2 下载配置与调试接口电路设计 11.3 高速SDRAM存储器接口电路设计 11.4 异步SRAM(ASRAM)存储器接口电路设计 11.5 FLASH存储器接口电路设计 11.6 开关、按键与发光LED电路设计 11.7 VGA接口电路设计 11.8 PS/2鼠标及键盘接口电路设计 11.9 RS-232串口 11.10 字符型液晶显示器接口电路设计 11.11 USB2.0接口芯片CY7C68013电路设计 11.12 电源电路设计 11.13 复位电路设计 11.14 拨码开关电路设计 11.15 i2c总线电路设计 11.16 时钟电路设计 11.17 图形液晶电路设计 12.Alter FPGA的结构 第二阶段:熟练掌握硬件描述语言(Verilog HDL)是FPGA工程师的基本要求。通过本节课程的学习,学员可以了解目前最流行的Verilog HDL语言的基本语法,掌握Verilog HDL语言中最常用的基本语法。通过本节课程学习,学员可以设计一些简单的FPGA程序,掌握组合逻辑和时序逻辑电路的设计方法。通过实战训练,学员可以对Verilog HDL语言有更深入的理解和认识。 1.Verilog HDL语言简介 2.Verilog HDL语言逻辑系统 3.Verilog HDL操作数和操作符 4.Verilog HDL和VHDL语言的对比 5.Verilog HDL循环语句 6.Verilog HDL程序的基本结构 7.Verilog HDL语言的数据类型和运算符 8.Verilog HDL语言的赋值语句和块语,阻塞和非阻塞赋值语句的区别 9.Verilog HDL语言的条件语句,包括IF语句和CASE语句的典型应用 10.Verilog HDL语言的其他常用语句 11.Verilog HDL语言实现组合逻辑电路 12.Verilog HDL语言实现时序逻辑电路 第三阶段 虽然利用第二阶段课程学到的HDL基本语法可以完成大部分的FPGA功能,但相对复杂的FPGA系统设计中,如果能够合理的应用Verilog HDL的高级语法结构,可以达到事半功倍的效果。通过第三天课程的学习,学员可以掌握任务(TASK),函数(FUNCtiON)和有限状态机(FSM)的设计方法,可以更好的掌握FPGA的设计技术。此外,本节课程还介绍了QuartusII软件的两个常用的高级工具-SignalTAP和LogicLock,可以提高FPGA设计和调试的效率。 1. TASK和FUNCTION语句的应用场合 2. Verilog HDL高级语法结构-任务(TASK) 3. Verilog HDL高级语法结构-任务(FUNCTION) 4. 有限状态机(FSM)的设计原理及其代码风格 5. 逻辑综合的原则以及可综合的代码设计风格 6. SignalTap II在线逻辑分析仪使用方法 7. Logic Lock逻辑锁定工具使用技巧 第四阶段:随着FPGA芯片的性能和密度不断提高, 基于FPGA的SOPC系统正在逐渐成熟并且在很多领域得到了应用。第四阶段课程主要给学员介绍Altera公司基于NIOSII软核的SoPC系统设计流程和方法。通过硬件开发板上的SoPC系统设计实验,学员能够体会SoPC技术给系统设计带来的灵活性。最后通过FPGA综合设计实验,学员完成对四天学习内容的回顾和总结。 1. 基于FPGA的SOPC系统组成原理和典型方案 2. Altera公司的NIOS II 解决方案 3. 基于NIOS II的硬件系统设计流程 4. 基于NIOS II的软件系统设计流程 5. 基于NIOS II的软件系统调试方法 第五阶段 Alter的IP工具 1.IP的概念、Alter的IP 1.1 IP的概念 1.2 Alter可提供的IP 1.3 Alter IP在设计中的作用 2.使用Alter的基本宏功能 2.定制基本的宏功能 2.1定制基本宏功能 2.2实现基本宏功能 2.3设计实例 3.使用Alter的IP核 3.1定制IP核 3.2实现IP核 3.3设计实例 颁发证书:(可选) 国家信息产业部职业中心颁发证书 质量保障: 每个班提供充足的实践操作和问题辅导答疑时间。保证人手一台机实验器材! 所有班级均采用小班授课(6-8)人,20%理论+80%实战实践3、在学习期间均会获得我公司研发部十几位资深高级工程师、国际项目经理等的技术支持,除正常学习时间外,其他任何时间学员均可前来进行额外实践 3、提供一年的的免费技术支持服务。 4、优秀学员可以享受免费的推荐就业机会! |
|
|
|
1333 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2376 浏览 0 评论
1874 浏览 49 评论
6010 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 23:32 , Processed in 0.361593 second(s), Total 32, Slave 24 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号