驱动ADC输入时简化设计流程的方法

1443 adc 高电压电源

问答对人有帮助，内容完整，我也想知道答案 0 作者：Vaibhav Kumar 德州仪器工程师们喜欢通过多种方法简化设计流程。我最喜欢的是一直采用低阻抗电源驱动模数转换器(ADC) 输入。为什么我会对这种方法情有独钟？因为它可为精确数据采集模块带来诸多优势。我们首先来看一种常见应用，其中需要将高电压信号源进行电平转换，将其转换为所需的 ADC 输入范围。图 1 中的简单分压器可用来解决该问题，即将 +/-5V 信号电平转换为 0-5V。该分压器的等效阻抗 Req 等于 R1 与 R2 的并行结合。那么，这种有限电源阻抗会如何影响数据采集系统？图1 高电源阻抗会在数据采集过程中产生线性和非线性错误。导致数据采集系统低 SNR 及 THD 性能的主要错误包括：增益错误：ADC 输入端的电源阻抗与 ADC 的输入阻抗构成分压器。电源阻抗中的这种输入压降会产生测量过程中的增益错误。保持低电源阻抗有助于将这种系统错误保持在较低水平；趋稳时间错误：要实现精确转换，需要在数据转换器的有效采集时间内对 ADC 输入进行稳固。ADC 内部的采样电容器只允许在该采集时间内充电。ADC 输入端的电源阻抗能够与 ADC 的输入电容器一起创建更多时间常数。因此，低通滤波器会因趋稳错误在采样信号中产生错误；失真：以上提到的由电源阻抗及输入电容产生的低通滤波器问题还会在转换过程中造成与信号有关的失真。该失真源于电容器所固有的非线性，这主要取决于其所存储的电压情况。用来采样输入信号的输入电流会在电源阻抗中产生错误电压。对于正弦波输入信号来说，该错误不但包含谐波，而且还可加重系统失真。当驱动高精度数据采集系统中的 ADC 输入时，电源阻抗的影响会非常明显。如欲希望获得如何驱动 ADC 输入的更多建议，敬请查看 ti 高精度设计，其所提供的技术可为您的 ADC 实现最高性能：最低失真、最低噪声的 18 位 1MSPS 最优化数据采集参考设计。 0
2018-9-19 14:45:39　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × elecfans电答该类别下有 503 个回答，其中被选为最佳答案 1 次。邀请回答辰达行电子该类别下有 112 个回答。邀请回答叫我赵大只该类别下有 30 个回答。邀请回答 xiaoxue11 该类别下有 28 个回答。邀请回答 leetow2006 该类别下有 25 个回答。邀请回答杰然不同该类别下有 20 个回答。邀请回答西西该类别下有 20 个回答。邀请回答 zhtyr 该类别下有 17 个回答。邀请回答 xichi2015 该类别下有 17 个回答。邀请回答 YHZY 该类别下有 13 个回答。邀请回答曾庆发该类别下有 11 个回答。邀请回答 bigcap1234 该类别下有 10 个回答。邀请回答小程321 该类别下有 10 个回答。邀请回答 shaorc 该类别下有 10 个回答。邀请回答孙敬啊该类别下有 9 个回答。邀请回答 Music 该类别下有 9 个回答。邀请回答两只耳朵怪该类别下有 9 个回答。邀请回答去玩儿该类别下有 8 个回答。邀请回答 xudajiang1988 该类别下有 8 个回答。邀请回答卍依靠佛号走天涯卍该类别下有 8 个回答。邀请回答举报刘勇相关推荐 • ADC驱动器配置方法是什么？如何实现衰减双极性输入？ 1289 • 如何避免FPGA内部操作和ADC数据之间的同步问题？ 2003 • 输入时钟和采样率之间有什么关系？ 4683 • 请问高速ADC或DAC输入时钟占空比如果不是50%，或远高于/低于50%对ADC或DAC性能有何影响？ 313 • 请问高速ADC或DAC输入时钟占空比如果不是50%或远高于或远低于50%对ADC或DAC性能有何影响？ 2903 • 简化用于过程控制的模拟输入模块的设计 1043 • 请问怎样去设计多输入时序逻辑电路？ 1384 • 模数转换器（ADC）的配置有哪些流程？ 2530 • 请问AD9361接收通路中各个数字滤波器的输入时钟频率和ADC时钟频率的关系是什么？ 2992 • 高速ADC模拟输入架构类型详解 2539