[问答]

在下降沿上升时读取ADC

问答对人有帮助，内容完整，我也想知道答案 0 你好，我想通过FX3上的GPIF端口来连接双通道ADC。ADC有一个输出时钟，它必须用来对输出数据进行采样。一个通道必须在这个时钟的上升沿和下降沿上的另一个信道采样。实现这一目标的最佳途径是什么？假设这个时钟运行在50MHz 最好的问候以上来自于百度翻译以下为原文 Hello, I would like to interface an dual channel ADC through the GPIF port on the FX3. The ADC has an output clock which must be used to sample the output data. One channel must be sampled in the rising edge of this clock and the other channel on the falling edge. What is the best way to implement this? Let's say that this clock is running at 50Mhz Best regards 0
2018-9-7 15:00:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 36切53 该类别下有 65 个回答。邀请回答 hnui2002 该类别下有 50 个回答。邀请回答细水爱长流该类别下有 33 个回答。邀请回答不cdvdhgdh 该类别下有 31 个回答。邀请回答 iwuwjgj 该类别下有 26 个回答。邀请回答 cslb2000 该类别下有 25 个回答。邀请回答珠海易胜该类别下有 23 个回答。邀请回答 ggfx 该类别下有 23 个回答。邀请回答 hrtuoyu 该类别下有 22 个回答。邀请回答 h1654155958.0210 该类别下有 22 个回答。邀请回答 ncmza 该类别下有 21 个回答。邀请回答 shaoye88 该类别下有 21 个回答。邀请回答瑾年Invader 该类别下有 20 个回答。邀请回答望望Ll 该类别下有 20 个回答。邀请回答 april_yu 该类别下有 20 个回答。邀请回答 zkzk196599 该类别下有 19 个回答。邀请回答 lucas_songlea 该类别下有 18 个回答。邀请回答 nvwuwy 该类别下有 18 个回答。邀请回答 zhan81411 该类别下有 17 个回答。邀请回答 cmh22 该类别下有 17 个回答。邀请回答举报阎慧相关推荐 • PSOC5的中断在下降和上升边缘 929 • 如何启用flash s25fl256s写入？ 3124 • 如何在比较器的下降沿上产生中断？ 2567 • 如何配置ESP32来做到在同一边上锁存MOSI和采样MISO呢？ 375 • 中断处理程序内部的中断插针读取问题该怎么处理？ 905 • KEA8 KBI下降沿和上升沿问题求解 276 • 使用MCPWM产生PWM时希望能在下降沿或上升沿时产生中断，怎么实现？ 139 • STC89C52 外部中断下降沿上升沿都会触发？？？ 11974 • M0518LD2设置上升沿中断，但却也相应了下降沿中断是为什么？ 198 • 怎样使用STM32F103 MCU进行电能计量应用呢 193 2个回答

答案对人有帮助，有参考价值 0 从描述中，它听起来不像直接连接到FX3是最好的想法，但是如果这是真正想要的，你可以做的是找到一个外部PLL以ADC时钟作为输入，并产生一个2X的时钟。这样，FX3在100MHz相位上与原始时钟对齐。然后在FX3中只对数据进行正常采样，在软件解码CH1和CH2，因为它们将简单地交替，奇数样本将是CH1，甚至样本将是CH2等。或者另一种方法是在FX3和ADC之间有一个FPGA或类似的东西。编辑：也检查这个GPIF II DDR模式安德烈以上来自于百度翻译以下为原文 From the description it doesnt sound like a direct connection to FX3 is the best idea, however if that is what is really desired what you could do is find an external PLL to take the ADC clock as input and produce a clock that is 2x of that. So that way the FX3 is running at 100Mhz phase aligned with the original clock. Then at the FX3 just sample the data normally and in software decode CH1 and CH2 because they simply will be alternating Odd samples will be Ch1, Even samples will be CH2 etc. Or the other way is to have an FPGA or something similar between the FX3 and the ADC. Edit: Also check out this post GPIF II DDR Mode -Andriy

2018-9-7 15:15:55 评论举报张喆

答案对人有帮助，有参考价值 0 jsjdfsdf 发表于 2018-9-7 10:56 从描述中，它听起来不像直接连接到FX3是最好的想法，但是如果这是真正想要的，你可以做的是找到一个外部PLL以ADC时钟作为输入，并产生一个2X的时钟。这样，FX3在100MHz相位上与原始时钟对齐。然后在FX3中只对数据进行正常采样，在软件解码CH1和CH2，因为它们将简单地交替，奇数样本将是CH1，甚至样本将是CH2等。或者另一种 ... 谢谢你的提示，但我更愿意去DDR方法。 PLL方法增加了更多的硬件，如果PLL中存在周跳，则它更容易使信道失去同步。让我们看看我能在这个GPIF II DDR模式挖掘什么 DDR真的是DDR吗？这是否意味着你可以在100MHz每时钟周期占用2x32位？或者你需要把时钟频率降低到50MHz？最好的问候，马里奥以上来自于百度翻译以下为原文 Thanks for the tip but I would prefer to go to the DDR approach. The PLL approach adds more hardware and it seams more prone to get the channels out of sync if there is a cycle slip in the PLL. Let's see what I can dig on this GPIF II DDR Mode Is this DDR a true DDR? Does it mean that you can take 2x 32bit per clock cycle at 100MHz? Or do you need to lower the clock frequency to 50MHz? Best regards, Mário

2018-9-7 15:22:24 评论举报阎慧