完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,我想用FPGA实现ad9910从90~110Mhz正弦波的扫频,扫频间隔1hz,请问下怎么实现,用什么模式,基本思路是怎么样的,verilog应该怎么写呢?谢谢
|
|
相关推荐
3个回答
|
|
Will_Wu,
可以考虑使用DRG模式来进行线性频率扫描。需要设置频率步进,频率步进速率,上频率限制,下频率限制,请参考数据手册DRG章节。 DRG (Digital Ramp Generator) DRG can control frequency, or amplitude, or phase sweep. 9 Control bits, 2 64-bit Registers, 1 32-bit registers and 3 Pins are used to contorl DRG 9 Control bits Digital Ramp Destination Bit: CFR2[21:20] specify which parameter will be controled: frequency, amplitude, or phase Digital Ramp Enable Digital Ramp No-Dwell DROVER PIN active Load LRR @ IO_Update Clear Digital Ramp Accumulator Auto Clear Digital Ramp Accumulator 2 64-bit Registers Digital Ramp Limit Low Register 32 bits Digital Ramp Limit High Register 32 bits Incremental Step Size Register 32 bits Decremental Step Size Register 32 bits 1 32-bit registers Positive Slope Rate Register 16 bits Negative Slope Rate Register 16 bits 3 Pins are used to contorl DRG DRCTL PIN 62 DRHOLD PIN 63 DROVER PIN 61 |
|
|
|
VERTEX2016 发表于 2018-9-7 08:14 谢谢 ,如果CFR2[21:20]的控制字指定了频率,能够用其它寄存器控制幅度吗,比如说OSK功能,调整那个ASF寄存器,使用手动OSK模式下,能固定一个幅值吗? |
|
|
|
jkklsd 发表于 2018-9-7 08:20 在DRG频率扫描模式下,可以用ASF来控制 OSK的幅度。 |
|
|
|
只有小组成员才能发言,加入小组>>
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1278 浏览 2 评论
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1879 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4226 浏览 2 评论
8980 浏览 1 评论
3128 浏览 1 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1391浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1634浏览 2评论
1589浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1278浏览 2评论
1377浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-15 03:20 , Processed in 0.761602 second(s), Total 53, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号