完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,我现在调试AD9361,手写FPGA程序进行配置,使用AD936x Evaluation Software Version 2.1.1产生初始化脚本。
测试情况如下: 1) 数字接口验证: 1.1 )进行了BIST的数字端口测试,产生的内部正弦信号可以由FPGA正常接收,也对比了PRBS信号源,ok; 1.2 )FPGA内部产生数据,通过Loop Test回环对比,验证了数字接口回来的数据,ok. 2) 发射射频测试: 2.1) 初始化配置中ENSM为FDD模式,测试了发射信号的频谱特性,初始化查询RF PLL(Tx/Rx) 、BBPLL都Locked,配置进入FDD状态,可以看到正确的信号频谱; 2.2) 初始化配置中ENSM为TDD模式,初始化后查询发现BBPLL和 RF Rx PLL都是Locked,但是Tx PLL不是Locked,配置状态机进入 TDD Tx,频谱出来的信号频点不对,这个肯定是因为Tx PLL失锁造成。 我现在的疑惑是: 通过软件产生了初始化脚本,TDD和FDD的配置上 除了状态机模式设置,其他没有什么不同,为什么产生的TDD脚本会产生Tx PLL Unlocked问题呢? 是不是哪里配置不对?亦或者是ENSM在TDD下 需要重新SPI去配置使得Tx Synthesizer去Locked? 请大家帮忙,谢谢了。 |
|
相关推荐
2 条评论
1个回答
|
|
问题已解决。
初始化配置的时候,使用状态机为PIN控制TxNRx,在调试中使用SPI命令进行,没有使用TxNRx Enable引脚进行。 图1. TDD状态机配置 如果直接使用Pin TXNRX 、Enable去控制TDD状态机跳转 Alert-Tx-Alert-Rx-Alert--- 不会有这个问题; 在TDD模式下,收发PLL是交替打开,即跟随TXNRX 控制线进行。所以,在初始化后,会发现Rx PLL锁定,Tx PLL是不锁定的(关闭,其实初始化脚本中执行命令SPIRead 0x287[7]时高的,后面整个初始化完毕,由于TDD模式,且寄存器0x015[2]为0,不允许收发PLL同时使能)。 如果在调试中,即使用SPI控制,请先读取0x015内容,上述配置下内容为80. 此时015[3]为高,这个是使用Pin控制模式去收发PLL使能; 可以拉低015[3],使用SPI控制; 015[4]为低,这个说明此时使能Rx PLL,所以Rx PLL锁定,Tx PLL失锁。 执行以下命令 SPIWrite 015 10,就可以切换到Tx PLL使能,Tx PLL也锁定了;同时,Rx PLL失锁了。 如果想要,允许两个RF PLL同时开启,可以设置015[2]为高. |
|
1 条评论
|
|
只有小组成员才能发言,加入小组>>
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1292 浏览 2 评论
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1893 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4233 浏览 2 评论
8990 浏览 1 评论
3136 浏览 1 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1414浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1640浏览 2评论
1608浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1292浏览 2评论
207浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 00:54 , Processed in 0.787100 second(s), Total 52, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号