[问答]

AD9361在TDD lvds工作方式下的管脚时序

问答对人有帮助，内容完整，我也想知道答案 0 我使用ad9361 工作在TDD，lvds模式下；通过enable和txnrx两个管脚控制切换 TDD状态机，使AD9361在alert，Tx，Rx三种状态间切换。现遇到两个问题： 1：ad9361 interface specification 文档中没有介绍 TDD lvds 1T1R模式下的时序，所以不确定 data_clk，rx_frame，fb_clk，tx_frame，以及p0，p1端口间的时序关系，但是该文档上又有明确说明支持TDD lvds。 2：我发现在TDD lvds模式下，将常数发送至P0，P1端口，ad9361工作在Tx状态下，RF port输出载波产生两种幅度状态，并且不定期切换，十分疑惑。请专家协助分析，谢谢。 0
2018-12-27 09:43:00　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答举报王君凯相关推荐 • 请问AD9361能否用于TDD LTE？ 5318 • 请问如何知道AD9361状态转换时间？ 2747 • 请问AD9361是否可以设置接收、发射同一个射频频率？ 5888 • ad9361 lvds接口调试 7981 • AD9361工作在LVDS模式下有一个通道的噪声特别大 5627 • AD9361 TDD fast agc 4203 • 请问AD9361 LVDS时序必须在FPGA中直接使用FB_CLK双边沿发送数据吗？ 3747 • AD9361数字CMOS接口时序问题 5475 • AD9361信号输出的问题 7933 • AD9361无发射信号 3705 1个回答

答案对人有帮助，有参考价值 0 IQ两路请发送正交的数字信号，不要发送常数，谢谢, TDD模式下切换是受控制的

2018-12-27 09:58:51 评论举报马丹丹