完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
关于cache配置的问题，在L1或者L2中可以配置为cache或者SRAM，请问cache的配置与什么有关？有一些参考资料么？谢谢
没有搞清楚应当如何配置ｃａｃｈｅ，以及配置多大的ｃａｃｈｅ，求指导！！！ 
0
|
|
相关推荐
2 个讨论
|
|
|
取决于你的代码/数据对访问延迟的容忍;
L1/L2 cache/SRAM从内存模型的本质上来说,仍然是RAM,只是对软件是否透明和是否可直接(有效)访问,同时遵循"距离corepac越近的速度越快/延迟越小的规律(寄存器>L1>L2>L3>EMIF)": 在无高实事性要求的系统中,一般将L2全部配置为cache来加速外部DDR/SDRAM的访问,此使用类似与PC x86处理器,L1/L2对软件透明; 在部分算法/控制逻辑有强实事性要求的系统中,将相应的代码/数据放置于L2的部分或全部并将其配置为RAM模式; 在严苛的性能要求的场景,将L1部分或全部配置为SRAM放至高速数据/代码. 需要注意的是: L2一般默认为SRAM模式,L1一般默认为cache模式; L1使用SRAM模式需要先配置后使用,而且L1D和L1P仅能做对应用途的数据/代码存放. 一个比较好的实事系统的内存使用例子是: L1的部分配置为SDRAM模式,将栈/ISR/中断向量表/严苛要求的少量数据/代码放至其中; L2保持默认的SRAM模式放置高性能算法/缓存数据; DDR放置外部数据,使用EDMA与L2 SRAM的缓存做背景传输/同步. 配置的接口使用Shine提供的接口,如果是使用sys/bios,可以直接在platform里指定即可. 更详细的资料,可以看SOC corepac手册资料及cache手册, |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
684 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
600 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1055 浏览 1 评论
741 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示，如何熄灭它？
525 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
165浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
128浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
127浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
123浏览 12评论
GD32F303RCT6配置PA4 ADC引脚,将PA2代替key功能，PA2连接时无法实现预期功能，为什么？
48浏览 10评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3212
评论
淘帖
372
