完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
4082
|
我将DDR的数据地址线设置为4mil线宽，已经画了一部分了。今天临时修改了下约束管理器的设置，结果开始报错了：
从第二幅图看出，我明明设置的是4mil。但是第一幅图显示，系统认为我任然用的是默认线宽设置。 这是怎么回事呢 
0
|
|
相关推荐
2个回答
|
|
|
找到了，是因为具有更高优先级的区域约束规则没有设置好
|
|
|
|
|
|
我约束GND线距12MIL,DRC报错，我也约束了芯片矩形框内线距为3MIL，但是DEC报错PP，怎么解决啊
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
5181 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
78373 浏览 322 评论
5561 浏览 1 评论
32297 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15621 浏览 11 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
5675
