从供应链那边的客户得知，工艺尺寸的缩放不会停止

0

我同意Dougherty的观点。事实上，5nm的技术路径非常清晰，FinFET工艺至少将会扩展到5nm级别，而且可能会进一步扩展到3nm。在3nm之后，无论是垂直环栅还是水平环栅，肯定会有一些其它的解决方案。也会出现一些新的材料。当然，肯定会面临很多挑战。我们知道怎么在5nm设计规则下制造高度为150nm的鳍片。制造出来是一回事，防止它们崩溃失效则是另一种不同的挑战。前进的路上困难重重，但是我坚信这个行业最终会走到那一步，而且不会延迟太久。

　　Shortt：大约三十年前，我曾经阅读过一篇文章，小马法务商城fawu.ma.cn，文中言之凿凿地清晰解释了为什么不能采用成像技术实现比光的波长更小的器件。我们都知道后来发生了什么事情，哪些不看好光刻技术的人们都惨遭打脸。每次预计需要很长时间才能实现的技术，我们总是能够很快实现。作为一名技术人员，我一次又一次惊讶于能够制造那么精细的芯片。我们可以制造3DNAND，这个事实多么让人惊叹。

　　Zhang：我们从供应链那边的客户得知，工艺尺寸的缩放不会停止。在光刻方面，我们正在新节点上努力完善EUV技术，并研究高NA机器。我们已经针对新节点做出了印刷和图形方案，但是在管理复杂性和成本上还面临更多挑战。但是，我们肯定会行进到下一个节点上。

　　Wolfling：我同意，复杂度是问题的关键，而且实际上存在多个层面的复杂性。FinFET还有进一步的扩展空间，在FinFET之后，将会是纳米片。两种工艺技术会在哪里会和呢？是在3nm或2nm上吗？行业的发展需要工艺技术的切换，EUV正在发生革命，FinFET肯定也会这样，问题在于，会在哪个工艺尺寸上发生这些事情。

　　记者：看来大家对前景都很乐观，不过，我们还有很多革命性的问题需要解决，包括互联、RC延迟以及一些前人都没有解决过的问题。这次是不是不同？无论从制造还是在测量方面，是不是逻辑器件的制造技术都发生了很大变化？

　　Dougherty：我认为，挑战主要在于选项太多。我们用来缩放工艺的技术选择大大放宽了。如果你回顾一下前几代就会发现，你多多少少会制造将使用什么材料，选择哪种基本结构。但是现在，当你展望7nm甚至更小节点时，我们的供应商可能会列举出10种路线图。最终可能会是这些路线的组合，但是，要在先进工艺上筛选出这些选项需要的工作量很大。我们现在已经知道，最终实现可能不是单一的方案，在半导体行业多年发展历史中，每个厂商最终都选择了同样的方案。但是这次可能会有一些分歧，比如在后道工艺上。

0