完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
小弟最近在学maxplus 照着书写了个程序
module muxtwo(out,a,b,sl); input a,b,sl; output out; reg out; always @(sl or a or b) if(!sl) out=a; else out=b; endmodule 然后将其编译 调用到图形编辑器中  可是在对其编译的中 总是说层级路径太长 这是什么意思啊 [此贴子已经被作者于2010-7-29 14:11:19编辑过]
0
|
|
|
相关推荐
|
|
1656 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
75670 浏览 318 评论
5510 浏览 1 评论
31515 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
14801 浏览 11 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3048
![[求助]一个关于maxplus2的问题](https://staticbbs.elecfans.com/static/image/common/none.gif "[求助]一个关于maxplus2的问题")
淘帖
3537
发表评论
赞
回复
