完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
纯逻辑实现SDARM控制器 工程说明 本项目展示如何用“至简设计法”设计SDARM，具体功能要求如下： 1）读写仲裁机制：当同时出现读写请求时，如果上次执行了读操作，则此次执行写操作；如果上一次执行了写操作，则此次执行读操作。如果不是同时出现读写请求，则出现什么请求就执行什么操作。 2）采用全页模式的读写操作，该模式在读、写完成时，需要给出预充电命令才能结束。 3）刷新请求始终优于读、写请求。 案例补充说明（建议用下面这段） 至简设计法实现的SDRAM控制器使用了四段式状态机，其他信号根据状态机对齐而设计，结构相当清晰，相信有一定基础的工程师，能感觉到这样设计的精简、奇妙之处，欢迎借鉴、学习。 至简设计法纯逻辑实现SDARM控制器 1、设计目的：本项目展示如何用“至简设计法”设计SDARM，具体功能要求如下。 1）读写仲裁机制是：当如果同时出现读写请求时，如果上次执行了读操作，则此次执行写操作；如果上一次执行了写操作，则此次执行读操作。如果不是同时出现读写请求，则是什么请求就执行什么操作。 2）采用全页模式的读写操作，该模式在读、写完成时，需要给出预充电命令才能结束。 3）刷新请求始终优于读、写请求。 DDR的时序与SDRAM是相似的，学好SDRAM后，理解DDR2和DDR3就非常容易了。 2、至简设计代码实现（附录部分代码） 下面是使用至简设计法实现的SDRAM控制器，该控制器使用了四段式状态机，其他信号根据状态机对齐而设计，结构相当清晰，无论是设计还是调试，都非常容易，相信有一定基础的工程师，能感觉到这样设计的精简、奇妙之处，欢迎借鉴、学习。 网络上亦有相当多的SDRAM实现代码，欢迎您拿来与明德扬对比，我们对自身的代码设计就是有这样的自信。 
1
|
|
|
相关推荐
|
|
|
· 2017-11-21 14:59:29
|
|
|
|
|
|
|
|
|
· 2017-11-21 15:06:13
|
|
|
|
|
|
|
|
|
· 2017-12-18 16:48:02
|
|
|
|
|
|
|
|
1480 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1068 浏览 0 评论
2564 浏览 1 评论
2252 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2522 浏览 0 评论
1990 浏览 54 评论
6034 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3540
淘帖
522
发表评论
赞
回复
