完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
本帖最后由 黎释 于 2017-5-17 16:57 编辑 
我在FPGA中调用AURORA_8b10b核时，发现在接受端RX_SRC_RDY_N一直为低电平，也就是说一直在接受数据， 可是我在发送端明明有拉高TX_SRC_RDY_N来暂停数据发送（发送空闲序列）， 不明白这是为什么？我需要通过RX_SRC_RDY_N信号来作为下级的控制信号， 关键这个RX_SRC_RDY_N还是内部产生的，
我想知道这个信号在什么情况下应该拉高？ 谢谢大家，希望有调试过光纤收发模块的可以帮忙解答疑惑 
0
已退回20积分
|
|
相关推荐
2个回答
|
|
|
信号在什么情况下应该拉高？没看到D2时段拉高吗？
|
|
|
2017-5-18 16:28:23
评论
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3762
淘帖
3817
