完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
9134
|
|
|
|
|
|
|
如下图，怎么样保证上电后Q的初始状态为所要求的低电平状态？reset是一个时钟信号 |
|
|
|
|
|
|
|
2017-5-8 10:58:53
评论
|
|
|
请说明清楚，该电路要实现的功能是什么？ 为什么将数据输入端、预置端和清零端都接至电源？ 时钟信号的初始电平如何？ |
|
|
|
|
|
我再截了一张图片。on端口需要在第一次按下reset之前也就是电路刚通电时候输出低电平，按了一次reset之后就跳变成高电平，之后再按reset也会一直保持高电平。时钟就只是一个命名为AUTO CLOCK的DIGITAL CLOCK.总之，需要实现一个一开始是低电平，之后不管怎么按reset都是高电平的on端口 |
|
|
|
|
|
|
|
|
|
|
企鹅是鸟但不会飞 发表于 2017-5-8 13:41 你没有回答我，时钟信号的初始电平如何？ 即没有按下reset键，电平是高还是低？ |
|
|
|
|
|
|
|
2017-5-8 23:13:22
评论
|
|
|
抱歉来晚了。reset一旦通电后电平是1.如上图所示 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
multisim14.0，变压器仿真为什么出现这样的错误结果？
10628 浏览 2 评论
14517 浏览 1 评论
Multisim14.2中CD4538高电平输出为什么只有5V？
17390 浏览 2 评论
16503 浏览 1 评论
24284 浏览 4 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
7066
