完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我是ZC706板的新手，我的应用程序需要使用SPI端口和Eth0。 我从ISE 14.5 PlanAhead工具开始，我可以创建处理器子系统。 通过I / O外设的默认设置，我可以看到时钟向导为QSPI（200M），SDIO（50M），UART（50M）和放大器生成正确的时钟频率。 来自IO_PLL的ETH0（25M）。 通过使能SPI0（映射到EMIO），我仍然可以看到这些时钟存在，SPI0时钟可配置为10M至50M。 但是，一旦启用SPI1，时钟向导中的ETH0时钟和SPI时钟将变灰。 时钟验证报告抱怨ETH0时钟频率不正确。 我怀疑这会导致最终的实现失败。 有没有人见过类似的东西？ 谢谢， 路易。 
0
|
|
相关推荐
2个回答
|
|
|
|
|
|
|
|
|
为克服上述问题，您可以在下面进行操作
在以下构建路径中替换此答案记录末尾附加的文件spi1_preset.xml，然后重新打开MIO页面并对其进行配置：$ XILINX / data / 在具有Windows操作系统的计算机上的默认安装中，路径为： C：赛灵思\ ISE_DS ISE DATA zynqconfig SPI zynqconfig / SPI / _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2361 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
730浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2097
评论
淘帖
2753
