完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
17186
|
FPGA型号EP4CE6E22C8，配置芯片EPCS4： 现象： 1、 JTAG 下载正常，程序运行正常。 2、 ASP下载正常，但是上电程序无法加载。 3、 JTGA的JIC文件下载不正常。 调试过程： 1、 所有要求的上拉、下拉电阻，均用万用测量过，阻值正常，焊接OK。 2、 Quartus 13.1及程序确定没有问题：因为相同的程序下载到开发板中，都正常。 3、确认EPCS4芯片没有问题：把自制板与开发板的EPCS4对换后，开发板一切正常，但是自制板现象依旧。 4、Mse[0,1,2] 为0V,3.3V,0V，开发板是0V,2.5V,0V。在自制板上进行割板，飞线为2.5V后，现象依旧。 5、芯片144个脚都用万用表进行测量，焊接全部OK，不存在虚焊。 6、芯片的电源脚全部测量过，所有电源均正常。 7、有源振荡器24MHz，使用示波器测量，信号很好。 8、特别说明：手工焊接了三块板，三块板现象全部一致。 8、我实在是没有办法了，最后就是EP4CE6E22C8问题：把开发板的芯片与自制板的芯片进行对换。自制板现象依旧。但是开发板已经被我损坏，无法实验测试了。至少说明EP4CE6E22C8芯片没有问题。 请各位大神指导，小弟实在是已经黔驴技穷了。 
1
已退回5积分
|
|
相关推荐
18个回答
|
|
|
我自己顶。。。。
|
|
|
2016-12-5 16:17:51
评论
|
|
|
CONFIG_DONE应该拉高接3.3V吧
|
|
|
|
|
|
|
|
|
|
|
我也感觉问题就在conf_done上，建议直接拆掉R5再测试。
|
|
|
|
|
|
没看到你的复位电路，是不是复位有问题。可以先用asp下载，在手动拉低复位引脚，然后释放，看看能否正常工作。
|
|
|
|
|
|
|
|
|
2016-12-8 13:57:57
评论
|
|
|
|
|
|
2016-12-8 14:06:28
评论
|
|
|
|
|
|
2016-12-8 14:06:29
评论
|
|
|
|
|
|
2016-12-8 14:07:12
评论
|
|
|
没有复位电路。我觉得JIC程序文件无法下载是关健，解决了这个问题，应该就能解决上电加载程序的问题。 |
|
|
2016-12-8 14:08:44
评论
|
|
|
你的download电路有问题，jtag电路没有问题，所以可以正常JTAG，但是由于download的三个信号有问题，所有无法烧写程序，我刚开始画板块也遇到过这种问题，你仔细产看EP4C芯片手册的download电路，产看那三四个信号通过电阻接地还是接电源，我记得有两个通过电阻接电源，有一个通过电阻接地。
|
|
|
|
|
fly1986163 发表于 2016-12-9 17:21 这一块的原理图，已经对了无数次了，肯定没有问题。关download电路，的每个脚相关相关上拉电阻都与开发板相对应位置进行了测量，保证此电路绝对没有问题。 |
|
|
2016-12-10 01:00:46
评论
|
|
fly1986163 发表于 2016-12-9 17:21 这个地方，在原理图里面已经校对了无数次了，肯定没有问题。另外，在电路板上也用万用表测量过几次，我敢保证这个地方没有问题。 |
|
|
2016-12-12 09:47:49
评论
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
请问最后解决了吗，我也碰到一样的问题，芯片换了好多次都还是下不进去
|
|
|
|
|
|
同样的问题，但是我的ep4ce10e22设计时看数据手册JTAG的TDO没有上拉，而且TDI ,TMS上拉到2。5V，4引脚也是2.5V，调试的时候把这些上拉到3.3电脑也连接不上芯片，不知道这代TDO必须上拉到3.3么？
|
|
|
|
|
|
我也遇到过，确实需要 热焊盘接地
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4425 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
3896
