完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
第一种电阻是减小信号过冲的，一般在100欧姆一下，多为22欧姆
第二种要参考SRAM的需求，下拉保证的是在CPU未配置情况下为低，配置之后按CPU输出来。这种电阻一般用10K左右 芯片之间的I/O连接要确保只有一个输出，否则电平冲突会造成芯片损坏
最佳答案
|
|
|
2016-5-5 11:26:58
评论
|
|
|
no answer,
 又思考了一下，个人认为应是这样的： 如芯片手册中对配置脚有特殊要求（如要求下拉电阻等），则按照芯片手册要求来设计，如无具体要求，则直接相连即可。不过考虑到后面板级调试，还是建议在I/O 和 配置脚间加一个0ohm或小阻值电阻。 |
|
|
|
|
|
上拉电阻和下拉电阻把
|
|
|
|
|
tiantianxinqing 发表于 2016-5-5 21:50 谢谢，芯片之间I/O状态冲突的问题是由软件决定的吧？请问硬件设计时需要特别处理吗？ |
|
|
|
|
|
是软件决定的，硬件设计时在不确定的信号 引脚多放0欧电阻保证设计有误时能进行修改。同时多跟软件设计人员沟通 |
|
|
2016-5-7 22:33:32
评论
|
|
|
明白了，谢谢。 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
958 浏览 0 评论
5V供电情况下JFET前级放大电路怎么实现，JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大？
2132 浏览 1 评论
1305 浏览 0 评论
USB Type-C的双角色端口（DRP）我这样设计可以吗？
794 浏览 0 评论
2010 浏览 0 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5220
淘帖
2835
