完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
|
|
我全按照教学做的。 一个VERILOG源代码和一个testbench。 就这个。~! vlib work // 建库 vmap work work // 映射 vlog div.v tdiv.v // 编译 vsim testdiv // 仿真(模块名称) add wave/testdiv/ * // 将testdiv下的所有信号变量加入到wave窗口中,注意”*”前 // 必须, 有“ ”,即空格 run 2000 // 或者用run –all等。 view dataflow // 用navigate ? view all nets观察dataflow,不想观察就可以不 // 加这条指令 将上述内容保存后,每次用命令do div.do 就可以自动执行想要的仿真动作。 |
|
|
|
我也 遇到了这个问题
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
357 浏览 0 评论
1406 浏览 1 评论
472 浏览 0 评论
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
2094 浏览 0 评论
535 浏览 0 评论
4967 浏览 112 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-13 09:51 , Processed in 0.792245 second(s), Total 75, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号