发帖

FPGA|CPLD|ASIC论坛

FPGA|CPLD|ASIC论坛

今日发帖：0 |总共 13496

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

华秋SMT免费贴片，首单50套内实付0元！

最新回复最新发表最多查看最多回复精华高分悬赏零回复

[无满意答案]

人生求指教！

庄荣全 06-14 16:54 1 回答 1401阅读

Verilog数字系统设计教程(第2版)-夏宇闻 attachment

attachment

朱洪涛 11-06 17:02 56 评论 9371阅读

谁有quartus ii 12.0 的教程

松 09-11 16:57 4 评论 4152阅读

vhdl语言问题

李镇海 05-22 22:53 0 评论 1219阅读

[无满意答案]

噪声估计（两个数相加和另一个数比较怎么实现） attach_img

attach_img

qiao333777 04-16 21:38 1 回答 2643阅读

用quartusII和altium designer对FPGA进行仿真有什么区别呢？

陈晶晶 05-22 19:38 0 评论 2385阅读

基于Quartus2的Verilog实例详解 attachment

attachment

朱洪涛 05-19 12:01 41 评论 6050阅读

Verilog的135个经典设计实例 attachment

attachment

朱洪涛 05-22 11:17 160 评论 18821阅读

TI电子设计大赛系列教程电子仪器仪表设计 attachment

attachment

朱洪涛 02-11 22:10 30 评论 5926阅读

quartus2中文手册 attachment

attachment

朱洪涛 04-10 18:44 15 评论 4979阅读

FPGA外围电路元器件资料 attachment

attachment

朱洪涛 05-22 16:59 1 评论 2446阅读

[无答案]

请教高手关于半实物仿真的问题

储阳 05-22 11:06 0 回答 2219阅读

怎样将FPGA时钟引脚作为普通引脚设置

杨洪雨 05-21 20:11 0 评论 3105阅读

[无满意答案]

通过FPGA对VGA的控制。。。。

姬无名 04-16 21:42 1 回答 2385阅读

[无满意答案]

错误(12007):顶层设计实体”cnt4_top”是未定义的

松 05-26 07:22 7 回答 24612阅读

[无答案]

lattice的diamond软件中如何调用active HDL 做时序仿真？

吴婷 05-21 16:26 0 回答 4117阅读

[无满意答案]

if(data1[7:1] == data2[6:0])判断合理吗

willis.lv 05-21 20:45 1 回答 2544阅读

[无满意答案]

在A/D转换的程序里面有一些wire变量不太明白，请大侠给予....

袁 05-21 20:55 1 回答 3183阅读

求各位大侠帮我***的程序（望大侠们给予指点，.....

袁 05-21 11:13 0 评论 2188阅读

恒转矩负载应该用什么控制方式的变频器

szyundi 05-21 10:35 0 评论 3519阅读

一本入门书

attachment

朱洪涛 10-09 21:42 9 评论 3286阅读

FPGA原理图

attachment

朱洪涛 05-19 12:02 55 评论 9448阅读

学习FPGA

文俊 05-20 19:30 1 评论 1312阅读

毕业设计

简单明了 06-08 23:55 3 评论 2683阅读

[无满意答案]

fpga能否同时采集三路数据（三路数据是同时时发送过来的...

袁 08-23 14:01 8 回答 2794阅读

基于FPGA的电子琴设计

DYDYF 06-13 10:29 6 评论 4481阅读

[无满意答案]

FPGA怎么实现最小二乘法拟合直线呢？

h1654155175.0154 07-31 16:12 1 回答 9381阅读

[无答案]

quartus仿真不出 attach_img

attach_img

郝军 05-18 15:32 0 回答 2914阅读

[无满意答案]

28BYJ-48步进电机驱动的VerilogHDL程序代码

清幽泉 06-25 17:16 1 回答 3123阅读

电子元器件包括哪些？

szyundi 05-18 10:30 0 评论 2834阅读

1 ...上一页 395396397 ... 494 / 494 页下一页

返回

提问题	发经验
发资料	发讨论

广告

活跃回答者查看全部

推荐小组

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

关闭

站长推荐 /6

返回顶部 返回版块

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航