完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
2498
|
嗨，
我正在使用Kintex-7 FPGA来运行带有来自DAC的反馈差分时钟的高速DAC，我必须提供定时对齐数据，当然还有一个合适的差分输出时钟到转换器，具有精确的数据而不是生成的数据。 数据和时钟信号都必须与上面提到的输入反馈同步。 我有一个关于实现这种情况的最佳技术方法的问题，特别是对于输出差分时钟部分。 谢谢 问候 MHMontazeri61 
0
|
|
相关推荐
2个回答
|
|
|
请查看此XAPPshttps：//www.xilinx.com/support/documentation/application_notes/xapp594-parallel-lvds-hs-dac-interface.pdf
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
请查看此XAPPshttps：//www.xilinx.com/support/documentation/application_notes/xapp594-parallel-lvds-hs-dac-interface.pdf
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
3142 浏览 7 评论
3436 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2897 浏览 9 评论
4097 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3082 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1359浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1197浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3355
