FPGA的FIFO配置步骤

2595 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 1新建源文件打开ISE工程，如图所示，在“Design à Implementation à Hierarchy”中的任意位置单击鼠标右键，弹出菜单中选择“New Source..”。在“New Source Wizard”中，做如图所示的设置。● “Select Source Type”中选择新建文件类型为“IP(CORE Generator & Architecture Wizard)”。● “File name”即文件名，我们命名为“fifo_controller”。● “Location”下面输入这个新建文件所存放的路径，我们将其定位到工程路径下的“ipcore_dir”文件夹下。● 勾选上“Add to project”。完成以上设置后，点击“Next”进入下一步。 2IP选择在“Select IP”页面中，如图所示，我们在“Viewby Function”下面找到“Memories &Storage Elements à FIFOs à FIFO Generator”，单击选中它，接着点击“Next”进入下一步。如图所示，弹出“Summary”页面后，点击“Finish”即可。 3 FIFO配置弹出的第1个页面中，如图所示，“InterfaceType”选择“Native”，然后点击“Next”到下一个配置页面。弹出的第2个页面中，如图所示，“Read/Write ClockDomains”选择“Common Clock(CLK)”，然后点击“Next”到下一个配置页面。弹出的第3个页面中，如图所示，“Read Mode”选择“Standard FIFO”。FIFO位宽“Write Width”输入“8”bit；FIFO深度“Write Depth”输入“32”。其他配置默认即可，然后点击“Next”到下一个配置页面。如图所示，第4个页面不需要额外配置，我们暂时不用这些相关信号。余下3个页面（第5、6、7页）均使用默认设置即可，点击“Generate”生成FIFO。 1
2019-4-8 01:10:09　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 jfuwre 该类别下有 3 个回答。邀请回答 qinghong325 该类别下有 3 个回答。邀请回答 xiaoshuhao 该类别下有 3 个回答。邀请回答 hu_wfllll1 该类别下有 3 个回答。邀请回答 shikg1245 该类别下有 3 个回答。邀请回答 cai868 该类别下有 3 个回答。邀请回答 rstech_rd 该类别下有 3 个回答。邀请回答举报张兰英相关推荐 • 怎么使用SPI配置FPGA然后启用32位从设备FIFO 2844 • 如何利用LabVIEW FPGA模块实现FIFO深度设定？ 3355 • cRIO使用FIFO情况下的FPGA函数调用 7378 • 我对AN84868 FX3配置FPGA的问题 3675 • FPGA片内FIFO的功能概述和模块划分 2763 • 以FPGA为桥梁的FIFO该怎样去设计？ 673 • 求助，FPGA fifo深度不够怎么办？ 4217 • FPGA串口加FIFO 4770 • 32bit FIFO怎么从SPI闪存启动 1796 • 如何从virtex4 FPGA的GPMC接口连接FIFO逻辑？ 1287 2个回答