完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
7362
|
本帖最后由 电气学渣 于 2017-2-16 20:14 编辑
cRIO采集的模拟量，然后通过FIFO进行传递。在FPGA Target创建DAQ_FPGA.vi,使用FIFO保存采集的模拟量（图2）。运行文件，可以看到数据被采集（只观察了一路信号），程序可以运行(图3）。然后在终端创建DAQ_RT.vi打开FPGA VI引用（图4），但在终端创建的DAQ_RT.vi中调用FPGA失败，但程序没有报错（图5）。因为之前在FPGA没有使用FIFO的情况下，可以被终端的程序成功调用，所以觉得是使用FIFO的方法不对，可能是哪里配置的问题，望大神解惑。 
2
|
|
相关推荐
7个回答
|
|
 大家可能都是晚上比较有时间哦 希望楼主的问题能够得到解答~
最佳答案
|
|
|
2017-2-16 20:11:02
评论
|
|
|
此问答贴被选为2月17日的每日一答贴，活动详情见：https://bbs.elecfans.com/jishu_1111064_1_1.html 希望大家可以踊跃帮助坛友解决问题，谢谢。
|
|
|
2017-2-17 10:28:40
评论
|
|
ElecFans处女座 发表于 2017-2-17 10:28 多谢管理员，希望大家能不吝赐教 |
|
|
|
|
|
因为接触labview不久，所以问题描述可能不准确。大家有什么看不明白的就直接说吧
|
|
|
|
|
|
在程序结尾增加一个关闭FPGA函数，在FIFO读取的元素数量上设置为非零后解决了问题，大家可以参考一下。
|
|
|
|
|
|
|
|
|
2017-2-20 10:10:27
评论
|
|
|
要是连续采集时，RT程序中只要启动一次FPGA程序就可以了，在读取FIFO数据代码处加循环一直采集。 |
|
|
2017-2-20 13:37:49
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
用udl里的字符串信息在局域网内其他电脑连接sql数据库为什么为出现连接失败拒绝访问？
1744 浏览 2 评论
为什么同一个队列引用的全局变量，运行在两个子vi中发现队列数据丢失了
1347 浏览 0 评论
1557 浏览 0 评论
关于labview2024版本的lvanlys.dll出错的问题
3189 浏览 3 评论
1480 浏览 2 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4573
