完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛扫一扫,分享给好友
|
``请教大神,我在用Quartus的QSYS系统做一个从SDRAM固定地址取800个值依次为1-800的数然后通过DMA传输到外部FIFO的实验,通过逻辑分析仪抓取数据发现传输到0XDF之后就开始传输一些0X40,0X20,0X00的数据,在线等 ``
|
|
相关推荐
2个回答
|
|
|
仔细用DEBUG模式进行了检查,发现原来是因为我是先利用一个for循环往相应地址里面送数
结果直接运行时写入SDRAM值并不正确,有的是按照要求来递增来写,有的地址就干脆没写起,所以FIFO读出数据也是乱的。 就是不知道有没有大佬知道为什么利用这种方式写会造成SDRAM写不完全的情况 |
|
|
|
|
|
硬件菜鸟,小学习FPGA
|
|
|
|
|
只有小组成员才能发言,加入小组>>
4525 浏览 0 评论
9699 浏览 0 评论
6368 浏览 0 评论
4803 浏览 1 评论
5775 浏览 0 评论
请问一下qspi mtsr引脚传输一次32bit后引脚不拉低怎么解决?
775浏览 2评论
1045浏览 2评论
12900浏览 2评论
最近UJA1023开发遇到问题了,各位大神有谁知道可以替代这颗芯片的
954浏览 1评论
1315浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-13 09:33 , Processed in 0.634210 second(s), Total 73, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3045