完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在用FPGA实现利用DMA IP核,通过外部FIFO往内部SDRAM传输数据时,用signaltap抓取信号发现就算我结束了DMA(RX)的传输通道,并且状态寄存器都是完成状态,DMA还是不断有取数据信号产生。但是同样的从SDRAM里导出数据到FIFO里就不会一直取数。有人帮忙看看嘛?谢谢啦
|
|
相关推荐
1个回答
|
|
查到原因了,因为DMA读写命令都是低电平有效,而我的从外设用的是高电平有效
最佳答案
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1500 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1072 浏览 0 评论
2584 浏览 1 评论
2270 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2541 浏览 0 评论
2019 浏览 55 评论
6036 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-28 00:07 , Processed in 1.024716 second(s), Total 73, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号