FPGA|CPLD|ASIC论坛

今日发帖：0 |总共 13590

版主：

最新回复最新发表最多查看最多回复精华高分悬赏零回复

2024 KiCon Asia KiCad 用户大会 dianzi_0101 09-24 09:43 0 回复 61873阅读
精选推荐！紫光盘古系列FPGA开发板信息汇总 ElecFans小喇叭 08-09 01:23 2 评论 6783阅读
参与FPGA开发者技术社区每周一练，精美开发板免费领！小伍 01-10 14:52 24 评论 31878阅读
打卡有好礼！FPGA开发者技术社区每日打卡活动来啦！！小伍 10-01 13:28 4566 评论 54624阅读
小眼睛科技紫光盘古50K开发板优秀评测报告精选小伍 08-18 16:37 6 评论 7865阅读
紫光MES1/2KG 开发板——硬件使用说明 Mill 04-03 17:41 5 评论 4223阅读

0 FMC子卡原理图设计：四通道1.25G/14bit数据采集庞经理前天 16:43 0 评论 235阅读
0 国产安路FPGA SD NAND FLASH 初步描述 jim 3 天前 0 评论 179阅读
0 紫光同创在arm移植的时候报错DQS，该如何解决徐铉杰 5 天前 0 回答 570阅读
0 PGL50H在软核移植的时候出现的报错，请问如何解决徐铉杰 5 天前 1 回答 820阅读
0 求大佬指导，本人写代码遇到这个问题，自己无法解决，求助。乔继豪 10-11 09:46 1 回答 837阅读
0 FPGA在图像处理领域的优势有哪些？张映璇 10-09 14:36 0 评论 1434阅读
0 FMC子卡原理图设计： 4路 16bit 250M ADC+4路 16bit 2.8G DAC 庞经理 09-28 17:24 0 讨论 1152阅读
0 FPGA做深度学习能走多远？ FPGA技术江湖 09-27 20:53 0 评论 759阅读
0 奇怪的CPLD问题：能下载，不工作 Rising2013 09-27 08:00 0 回答 1256阅读
0 写 Verilog 如何做到心中有电路？ FPGA技术江湖 09-26 20:30 0 评论 373阅读
0 怎么样提高verilog代码编写水平？ FPGA技术江湖 09-25 20:05 0 评论 545阅读
0 FPGA Verilog HDL代码如何debug？ FPGA技术江湖 09-24 19:16 0 评论 579阅读
0 FPGA算法工程师、逻辑工程师、原型验证工程师有什么区别？ FPGA技术江湖昨天 00:47 1 评论 320阅读
0 命中顺序仲裁verilog如何优化设计? +2 jf_18813638 09-22 20:56 0 回答 1411阅读
0 AG32 芯片保护与加密 AGMsemi 09-19 16:09 1 讨论 837阅读
1 小白提问：关于FPGA flash无法上电自启动问题 h1654156012.9554 10-10 10:34 2 回答 1979阅读
0 FPGA芯片架构和资源有深入的理解，精通Verilog HDL、VHDL jf_52388138 09-15 15:23 0 回答 2087阅读
0 兼容7A100T和PG2L100H双芯核心板，米尔FPGA平台飞洋 09-14 16:10 0 评论 1093阅读
0 正点原子ZYNQ7015开发板！ZYNQ 7000系列、双核ARM、PCIe2.0、SFPX2，性能强悍，资料丰富！ jf_85110202 10-09 13:54 1 评论 1077阅读
0 FPGA DDR4读写实验 FPGA技术江湖 09-13 20:18 0 评论 565阅读
0 FPGA Verilog HDL有什么奇技巧？ FPGA技术江湖 09-12 19:10 0 评论 718阅读
0 开发板的PL端有4片的DDR，怎么管理数据的传输 jf_54780054 09-11 16:10 1 回答 1283阅读
0 如何用FPGA实现一个通信系统的发射端接收机？ FPGA技术江湖 09-10 19:15 0 评论 627阅读
0 为什么FPGA属于硬件，还需要搞算法？ FPGA技术江湖 09-09 16:54 0 评论 436阅读
0 请问有DS26334芯片的中文资料，和相关配置的源代码吗？以及相关的传输协议解析。 ypan 09-04 10:50 0 回答 1395阅读