发 帖  
lyc
经验: 积分:21
工程师 广西
广西壮族自治区 南宁市 设计开发工程
  • 回答了问题 2015-7-9 23:10

    求助 FPGA 异步FIFO IP核

    工程师
    自己顶,苦恼一个多月了已经。。。。empty 、wrfull信号一直高啊,但拔出empty信号强迫下位机读,wrfull信号会低,怎么回事啊?
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部