完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
各位大神: 异步FIFO的空 满信号为什么都是高?
描述如下: always @(posedge DFIFO_clk or negedge rst_n ) begin if(!rst_n) begin WRITE_req <= 1'd0; end else if((DFIFO_count == 20'd1) && (rdempty) && (!READ_req)) //等到计数值 = 1 ; 内存为空 ; 读请求消失后才进行写入操作 begin WRITE_req <= 1'd1; end else if(wrfull) begin WRITE_req <= 1'd0; end end DFIFO DFIFO_inst ( .data ( data_in ), .rdclk ( READ_clk ), .rdreq ( READ_req ), .wrclk ( DFIFO_clk ), .wrreq ( WRITE_req ), .q ( data_out ), .rdempty ( rdempty ), .wrfull ( wrfull ) ); |
|
相关推荐
5个回答
|
|
帮顶啊。。。。。。。。。。。。。。。。。。
|
|
|
|
FIFO的rst信号你没有接,最好接出来。
|
|
|
|
仔细看看FIFO的时序图,好好分析下,应该能整明白的
|
|
|
|
自己顶,苦恼一个多月了已经。。。。empty 、wrfull信号一直高啊,但拔出empty信号强迫下位机读,wrfull信号会低,怎么回事啊?
|
|
|
|
我也不太理解,有会的同仁请帮忙指点一下!
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
518 浏览 0 评论
845 浏览 0 评论
1683 浏览 0 评论
454 浏览 0 评论
631 浏览 0 评论
1218 浏览 23 评论
5451 浏览 113 评论
浏览过的版块 |
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-3 03:28 , Processed in 0.719334 second(s), Total 79, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号