发 帖  
  • 回答了问题 2020-5-22 15:27

    Ultrascale+ 100G以太网硬核IP是否支持RS_FEC

    你好 在CAUI4模式下选择核心,您应该能够在Ultrascale +设备的核心自定义GUI中看到启用RS-FEC的选项。 问候,萨蒂什----------------------------------------------- --- --------------------------------------- ...
  • 回答了问题 2020-5-22 15:17

    超远程40G以太网子系统的远端回路问题如何解决

    你好 核心仅使用GT支持近端PMA环回,因为其他模式需要额外的更改,如UG576中提到的并不简单。 虽然远端PCS需要提供相同的参考时钟,但除非两个设备都在板上,否则这是不可能的。 对于远端PMA,您需要对缓冲区时钟选 ...
  • 回答了问题 2020-5-22 14:58

    超远程40G以太网子系统的远端回路问题如何解决

    你好 核心仅使用GT支持近端PMA环回,因为其他模式需要额外的更改,如UG576中提到的并不简单。 虽然远端PCS需要提供相同的参考时钟,但除非两个设备都在板上,否则这是不可能的。 对于远端PMA,您需要对缓冲区时钟选 ...
  • 回答了问题 2020-5-21 15:04

    Kintex 7上的JESD204b标准中的ADC输出接口

    你好 建议使用Vivado,因为只在其中进行错误修复,ISE不会有任何错误修复 如果您有充分的理由不使用ISE14.7中存在的最新版本的核心进行迁移,您仍然可以使用ISE 问候,萨蒂什-------------------------------------- ...
  • 回答了问题 2020-5-21 14:46

    程序在模拟的时候终止是为什么?

    你好 您是否尝试过增加内存空间,如下面AR所述 https://www.xilinx.com/support/answers/14932.html 问候,萨蒂什----------------------------------------------- --- ----------------------------------------- ...
  • 回答了问题 2020-5-21 12:57

    如何在我的VHDL顶级模块中使用该IP核的一些示例?

    你好 您使用的是哪个版本的vivado? 在最新版本中,核心会输出Verilog和Vhdl实例化模板,如下所示,你可以使用你想要的那个 问候,萨蒂什----------------------------------------------- --- ------------------- ...
  • 回答了问题 2020-5-21 12:45

    如何在我的VHDL顶级模块中使用该IP核的一些示例?

    你好 您使用的是哪个版本的vivado? 在最新版本中,核心会输出Verilog和Vhdl实例化模板,如下所示,你可以使用你想要的那个 问候,萨蒂什----------------------------------------------- --- ------------------- ...
  • 回答了问题 2020-5-21 12:25

    在FPGA上生成位文件和转储时无法看到输出是为什么?

    你好 他们的电路板上有连接器吗? 你把SFP插在笼子里的哪个位置? 你能发布它的快照吗? 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 ...
  • 回答了问题 2020-5-21 11:50

    在FPGA上生成位文件和转储时无法看到输出是为什么?

    你好 检查硬件中的SFP引脚连接,如果是硬连线或使用跳线设置此连接。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有 ...
  • 回答了问题 2020-5-21 11:17

    在FPGA上生成位文件和转储时无法看到输出是为什么?

    你好 当你说没有输出时,你如何以及在何处监控这些数据。 它是在ILA或远端链接吗? SFP模块将具有SFP使能/ TX禁用引脚,请仔细检查是否未禁用此功能。 问候, 萨蒂什 问候,萨蒂什--------------------------------- ...
  • 回答了问题 2020-5-21 09:10

    fft核心v9.0的数据表如何实现FFT核心

    你好 你有没有生成fft核心的输出产品? 您是否拥有如下突出显示的ip源层次结构中所示的所有文件? 问候,萨蒂什----------------------------------------------- --- ------------------------------------------- ...
  • 回答了问题 2020-5-21 09:00

    请教如何在触摸屏上实现图形的放大缩小或左移右移

    谢谢,已经实现了
  • 回答了问题 2020-5-21 08:46

    fft核心v9.0的数据表如何实现FFT核心

    你好 核心没有提供示例设计,并且使用顶层模块中的模板进行实例化很简单。 PG109有关于如何连接到内核的时序图(简单的轴流),并且演示测试平台也有关于如何驱动内核的逻辑,您也可以参考。 如果您在参考上述内容后 ...
  • 回答了问题 2020-5-21 08:27

    fft核心v9.0的数据表如何实现FFT核心

    你好 你有没有生成fft核心的输出产品? 您是否拥有如下突出显示的ip源层次结构中所示的所有文件? 问候,萨蒂什----------------------------------------------- --- ------------------------------------------- ...
  • 回答了问题 2020-5-20 16:37

    是否可以使用带有AXI4接口的逻辑核心编码器版本9

    你好 在vivado中,核心仅支持AXI4 Stream接口,并且没有可用的非axi接口选项。 当集成到您的设计中时,您需要通过AXI4流驱动数据。 问候,萨蒂什----------------------------------------------- --- ------------ ...
ta 的专栏
关闭

站长推荐 上一条 /7 下一条

返回顶部