发 帖  
  • 回答了问题 2019-5-20 09:03

    斯巴达3E是否可用于实现数字电位器?

    所以你认为我可以使用DAC FPGA的可调输出而不是数字电位器的输出? 你有一个sigle DAC的sonm VHDL代码吗? 非常感谢 以上来自于谷歌翻译 以下为原文 so you you consider that I can use the adjustable output o ...
  • 回答了问题 2019-5-13 10:46

    请问UCOS如果把一个优先级为5的任务删除后,还能创建另一个优先级为5的任务吗?

    看我们的代码吧。
  • 回答了问题 2019-5-9 12:36

    请问怎么提升代码效率?

    是的,看上去是第一个效率低一点,你可以验证下
  • 回答了问题 2019-5-8 08:14

    为什么* str!='\ 0'根本不起作用?

    但是如果你在旧版本上使用优化,你必须购买一个新的HPA。 以上来自于百度翻译 以下为原文     But you have to buy a new HPA, if you are using optimization on older versions. Bugfixes are n ...
  • 回答了问题 2019-4-8 10:00

    DRC检查报错

    http://www.openedv.com/posts/list/32296.htm 试试。。
  • 回答了问题 2019-4-4 19:39

    为什么画pcb板时AD软件总是卡死?

    1、可以重置下规则试试 2、可以复制所有的器件复制到一个新的PCB里面试试 3、重新装其他版本试试
  • 回答了问题 2019-4-1 14:59

    无法在BRAM中安装FSM(FSM_STYLE)

    @ bassman59 感谢你的回答。 我之所以希望将BRAM用于状态机实现,是因为在Xilinx培训视频中建议,如果设备中的逻辑资源不足,则尝试使用状态机的BRAM来为额外的逻辑资源腾出空间。 因此,我认为在看到这些结果后,将 ...
  • 回答了问题 2019-4-1 14:35

    无法在BRAM中安装FSM(FSM_STYLE)

    我为下一个状态逻辑尝试了不同的进程块方法。 下面的代码取自着名的Pong Chu书籍FPGA Prototyping VHDL示例(我修改了复位信号并使其同步)。 它合成了1个BRAM但是发出了警告。 警告:Xst:3211 - 不能将Block RAM ...
  • 回答了问题 2019-4-1 14:26

    无法在BRAM中安装FSM(FSM_STYLE)

    @ bassman59 @anusheel 嗨, 例如,我将一个简单的SPI接口代码用于IC。 它有7个州。 我附上了源代码和综合报告。 我使用一个进程块来实现设计,但它是同步的。 这可能是问题,使用一个流程块而不区分组合和顺序代码 ...
  • 回答了问题 2019-4-1 13:44

    无法在BRAM中安装FSM(FSM_STYLE)

    @syedz 此外,如果我使用异步重置XST在下面给出警告 警告:Xst - 无法在BRAM中安装FSM(重置是异步的) bbinb 以上来自于谷歌翻译 以下为原文 @syedz   Also if I used asynchronous reset XST gives the warni ...
  • 回答了问题 2019-4-1 13:36

    无法在BRAM中安装FSM(FSM_STYLE)

    None 以上来自于谷歌翻译 以下为原文 Thanks @syedz   Unfortunately I am not able to attach the RTL file due to the company restrictions. But I assure you that I did't use any kind of reset in my cod ...
  • 回答了问题 2019-4-1 13:14

    无法在BRAM中安装FSM(FSM_STYLE)

    嗨Syed, 我试过你说的但你的建议不起作用。 以上来自于谷歌翻译 以下为原文 Hi Syed,   I tried what you said but your suggestion did not work.
  • 回答了问题 2019-3-27 10:24

    请问单片机如何控制两个步进电机交替运动?

    要实时测量电机的工作状态,通过工作状态去驱动另一个电机的互锁机制
  • 回答了问题 2019-3-20 14:27

    FX2以EP Full标志怎么设置开始

    当TRM说(第100页): 在同步模式下,SLRD和SLWR使IFCK时钟引脚成为可能。 这是否意味着,因为我有FX2安装来驱动iFCK引脚从内部的48 MHz时钟,即IFCK不是外部可见在这个引脚(对于外部主机),直到我采取SLRD或SLWR ...
  • 回答了问题 2019-3-20 14:20

    FX2以EP Full标志怎么设置开始

    我发送1个数据包(2字节)到EP8:没有超时。EP2BC=0 FPGA阅读(我认为)。将数据发送到EP2。EP2BC & GT;0。 试着从PC中读取EP2:超时(和所有的尝试读取EP8) 再次发送:没有超时。 再次发送:超时。 一旦FPGA收到 ...
ta 的专栏
关闭

站长推荐 上一条 /7 下一条

返回顶部