发 帖  
  • 回答了问题 2020-6-18 09:10

    如何将LUT配置为SRL和DRAM

    我认为你低估了实现这一目标所需的资源量,并且对于较大的计数值,与标准计数器相比,资源量将显着增加。 如果要从0到255计数并使用SRL32,则需要8个SRL32块而不是8位计数器 如果你想将0到511计数并使用SRL32,那么 ...
  • 回答了问题 2020-6-18 08:44

    如何将LUT配置为SRL和DRAM

    不,它不能。 >如果没有,为什么? 因为它的设计并不是因为使用模型没有意义。 你能准确解释一下你想要完成什么吗? ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:w ...
  • 回答了问题 2020-6-17 17:04

    使用ODDR原语的重要性是什么?

    >我希望现在的情况更加清晰 不,不是真的。 回过头来看,你不清楚你的问题是什么。 >设计是这样的,我有14对数据2对cntrl信号到rx数据作为输入 >和一对时钟和另一个控制信号作为输出。 好的,这相当于 模块顶部(  ...
  • 回答了问题 2020-6-17 16:48

    使用Virtex-6 FPGA GTX收发器向导出现错误的解决办法?

    对你来说任何解决方案都是....... ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com
  • 回答了问题 2020-6-17 16:26

    使用Virtex-6 FPGA GTX收发器向导出现错误的解决办法?

    您是否尝试将参考时钟从Quad 112路由到114? 或者从Quad 114到112的参考时钟? 您使用的是哪个版本的工具? ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilin ...
  • 回答了问题 2020-6-17 15:51

    关于将Virtex-6 IO标准连接到Flash IO标准的问题如何解决

    >你能给我一些建议吗? 抱歉,但由于没有足够的信息,我(以及论坛用户)目前无法提供帮助。 您需要查看正在使用的Flash设备的数据表,并将其与您构建的自定义板进行比较,以验证其设计是否正确,然后根据Flash的重 ...
  • 回答了问题 2020-6-17 15:43

    使用Virtex-6 FPGA GTX收发器向导出现错误的解决办法?

    您使用的是哪种器件(器件和封装)?您为REFCLK输入分配了哪些引脚位置? ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com ...
  • 回答了问题 2020-6-17 15:33

    如何设计一个能够检测电压并使用ML605将其转换为温度的模型

    在帖子的第一部分,您说您没有使用内部传感器而是使用外部输入。 在帖子的第二部分中,您有一个来自用户指南的片段,其中详细介绍了内部传感器的操作。 您需要阅读计划连接到系统监视器VP / VN引脚的外部传感器的数 ...
  • 回答了问题 2020-6-17 15:25

    关于将Virtex-6 IO标准连接到Flash IO标准的问题如何解决

    正如@kkn指出的那样,HSUL_12接口应该使用基于VREF的输入缓冲器,而在Virtex-6的情况下,IOSTANDARD将是HSTL_I_12(VCCO = 1.2,VREF = 0.6)。 如果您的电路板没有包含VREF电压,那么您可以使用设计约束INTERNAL_VR ...
  • 回答了问题 2020-6-17 15:16

    使用Virtex-6 FPGA GTX收发器向导出现错误的解决办法?

    ERROR消息表示您已将参考时钟输入放置得离GTX站点太远。 这需要修复。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com ...
  • 回答了问题 2020-6-17 15:10

    如何设计一个能够检测电压并使用ML605将其转换为温度的模型

    Virtex-6系统监视器用户指南UG370记录了必须读取的温度传感器数据寄存器(0x00)和公式(Temp(C)=((值* 503.975 / 1024) - 273.15)以转换为摄氏温度。 >我说得对吗? 我可以这样做吗? 所以,是的,你可以这样 ...
  • 回答了问题 2020-6-17 14:39

    如何以正确的方式访问GPIO_LED_0_LS的LED引脚

    设备由零件和包装定义。 VC707使用7VX485T-2FFG1761设备,这是您在项目中选择的设备吗? AM39引脚是一个有效的位置,因此错误消息的唯一原因是您被选择了一个不同的设备。 ------您是否尝试在Google中输入问题? ...
  • 回答了问题 2020-6-17 14:37

    关于将Virtex-6 IO标准连接到Flash IO标准的问题如何解决

    您将LVCMOS12 I / O连接到1.2V的银行的VCCO? ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com
  • 回答了问题 2020-6-17 14:29

    使用Virtex-6 FPGA GTX收发器向导出现错误的解决办法?

    您需要减少顶层的IO数量,以便您的设计适合设备。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com ...
  • 回答了问题 2020-6-17 14:05

    如何以正确的方式访问GPIO_LED_0_LS的LED引脚

    设备由零件和包装定义。 VC707使用7VX485T-2FFG1761设备,这是您在项目中选择的设备吗? AM39引脚是一个有效的位置,因此错误消息的唯一原因是您被选择了一个不同的设备。 ------您是否尝试在Google中输入问题? ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部