发 帖  
  • 回答了问题 2019-4-1 15:06

    在simulink中速率和类型错误检查

    您是否尝试过将gus / 5x5Filter / CMult设置为延迟为0? www.xilinx.com 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Have you tried setting gus/5x5Filter/CMult to have a latency of 0?www.xilinx.c ...
  • 回答了问题 2019-4-1 10:12

    怎么使用matlab simulink中的系统生成器在FPGA上实现Canny Edge检测

    好吧,我不太熟悉NMS算法。 但一般来说,您可能需要一个或多个行缓冲区来存储前一行的“邻居”。 您可以使用RAM或FIFO。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 Okay I'm not too familiar with NMS algo ...
  • 回答了问题 2019-4-1 09:59

    怎么使用matlab simulink中的系统生成器在FPGA上实现Canny Edge检测

    你好, 具体你不明白什么? 虽然我不熟悉算法,但似乎这句话清楚地说明了你需要做什么: 在NMS中,检查每个图像数据是否大于其相邻图像数据。 如果是,则传递图像数据,否则将其设置为零。 这是保存“相邻图像数据” ...
  • 回答了问题 2019-3-29 13:57

    哪个FPGA板能够显示4k视频

    嗨冉, 我建议您完全按照应用笔记的说法开始使用KC705。 如果您花了一些时间进行设计并拥有更多使用经验,那么您可以开始将其迁移到Artix进行最终实施。 迁移到Artix需要一些工作。 www.xilinx.com 以上来自于谷歌 ...
  • 回答了问题 2019-3-29 13:36

    哪个FPGA板能够显示4k视频

    嗨冉, 没有一块电路板本身具有支持4K分辨率的PHY; 你需要一张FMC卡。 Inrevium是赛灵思的合作伙伴,为我们的一些参考设计开发了HDMI 1.4,2.0和DP1.2板。 这里有一些链接可以帮助您入门: http://solutions.inrevium ...
  • 回答了问题 2019-3-29 13:20

    哪个FPGA板能够显示4k视频

    嗨冉, 我建议您完全按照应用笔记的说法开始使用KC705。 如果您花了一些时间进行设计并拥有更多使用经验,那么您可以开始将其迁移到Artix进行最终实施。 迁移到Artix需要一些工作。 www.xilinx.com 在原帖中查看解决 ...
  • 回答了问题 2019-3-26 15:54

    如何使用VC707进行视频处理

    嗨Sridevi, 我可以回答其中的一些问题。 1.没有什么特别的VC707。 少量视频IP是免费提供的,但其中许多都必须付费。 在ISE / XPS中,视频输入/输出内核,VDMA,我相信色彩空间转换器是免费的。 在Vivado,同样的核 ...
  • 回答了问题 2019-3-25 11:44

    请问蓝牙通信模块出错是什么原因?

    发送字符'0'  '1',就OK了  你的case 是哪个,就发那个。
  • 回答了问题 2019-3-21 08:07

    与黄金参考设计保持紧密匹配所需的最小位数是多少?

    不,这里没有提到任何具体的文件。 通过“黄金参考设计”,它指的是“理想”或“黄金”数据的simulink设计。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 No, it is not referring to any specific doc here. ...
  • 回答了问题 2019-3-20 15:13

    DMA可以进行mm2mm数据传输吗?

    性能应该没有区别。 两者都使用相同的核心(Datamover)进行大部分工作。不,DMA不进行MM2MM传输(好吧,我想你可以使用环回),你应该使用CDMA。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 There should be ...
  • 回答了问题 2019-3-20 15:02

    DMA可以进行mm2mm数据传输吗?

    性能应该没有区别。 两者都使用相同的核心(Datamover)进行大部分工作。不,DMA不进行MM2MM传输(好吧,我想你可以使用环回),你应该使用CDMA。 www.xilinx.com 在原帖中查看解决方案 以上来自于谷歌翻译 以下为 ...
  • 回答了问题 2019-3-18 14:57

    RTVE构建错误

    哦,这可能是一个挑战,因为设计中的旧IP可能在14.7中不可用。 您可以考虑使用最初构建设计的ISE版本。如果双击XPS“总线接口”选项卡中的VDMA核心,它是否会启动GUI以更改设置? www.xilinx.com 以上来自于谷歌翻 ...
  • 回答了问题 2019-3-18 14:40

    RTVE构建错误

    嗯,看起来像合成VDMA的问题。 您是否对设计进行了任何修改?VDMA设置是什么? 你能增加VDMA上的行缓冲深度吗? www.xilinx.com 以上来自于谷歌翻译 以下为原文 Hmm, looks like an issue synthesizing the VDMA. ...
  • 回答了问题 2019-3-18 14:12

    RTVE构建错误

    第一件事:尝试清理项目:)如果这没有帮助,你可以发布这个文件:/Xilinx/xapp889-rtve/export_rtve_ml605/synthesis/system_axi_vdma_scaler_wrapper_xst.srp www.xilinx.com 以上来自于谷歌翻译 以下为原文 Firs ...
  • 回答了问题 2019-3-18 11:13

    具有两个从端口的AXI Cros***ar v2.1的数据断言

    嗨Steffen,你能发布你的chipcope转储/情节吗? www.xilinx.com 以上来自于谷歌翻译 以下为原文 Hi Steffen, Can you post your chipscope dump/plots? www.xilinx.com
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部