h1654155275.5651的回答_电子工程师 - 电子技术论坛

h1654155275.5651

经验：积分：98

查看完整档案 >>

+关注发私信

他的提问 35 他的回答 97 去回答

回答了问题 2018-11-22 16:02

无法使用UART接收完整数据

czxmla

另外，我的配置是这样的以上来自于百度翻译以下为原文 Also, my configuration is something like this
回答了问题 2018-11-22 15:42

无法使用UART接收完整数据

czxmla

我无法理解我没有对接收代码做任何重大改变。我所做的唯一一件事就是添加了一点延迟来获得完整的数据，但是它在某种程度上干扰了数据的传输，特别是SaMPTF不起作用。在这方面的任何帮助都将得到赞赏。以上来自 ...
回答了问题 2018-11-22 15:13

无法使用UART接收完整数据

czxmla

你好，我不能分享整个项目，因为这不是我的个人项目，项目属于我所雇用的公司，但我可以尽可能多地分享细节。以上来自于百度翻译以下为原文 Hi, I can't share the complete Project because it ...
回答了问题 2018-10-10 11:51

Place＆Route后引脚约束发生了变化

fyweyrwes

hdlc_core_v2_1_0.mpd ## PortsPORT tp0 =“”，DIR = O＃由wuxianPORT添加tp1 =“”，DIR = O＃由wuxian添加 hdlc_core.vhd ... 实体hdlc_core是 ... 端口（ - 在此线路下方添加用户端口------------------ - 此处 ...
回答了问题 2018-10-10 11:43

Place＆Route后引脚约束发生了变化

fyweyrwes

#hdlc_core_embedd_top.lpc＃此文件中的约束只是为了查看而创建的。＃如果您希望使用这些约束，请将它们复制到#project的约束文件中。如果您还没有项目约束#file，请使用“Project-> New Source”菜单创建一个。 ...
回答了问题 2018-10-10 11:38

Place＆Route后引脚约束发生了变化

fyweyrwes

#Virtex 5 ML507评估平台网络fpga_0_RS232_Uart_1_RX_pin LOC = AG15 | IOSTANDARD = LVCMOS33; Net fpga_0_RS232_Uart_1_TX_pin LOC = AG20 | IOSTANDARD = LVCMOS33; Net fpga_0_clk_1_sys_clk_pin TNM_NET = sy ...
回答了问题 2018-10-10 11:19

Place＆Route后引脚约束发生了变化

fyweyrwes

########################################################################## ##############################由Xilinx EDK的基本系统生成器向导创建13.1构建EDK_O.40d #Sat Feb 25 25： 2012年5月52日＃目标板 ...

上一页 1 2 3 4 5 67 / 7 页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /9