发 帖  
  • 0

    1.  Tmer0说明:仅仅是有Timer0 Block决定配置:                              2.   ...
    来源:DSP论坛
  • 0

    1.      介绍GEL是一种通用扩展性语言被用来配置CCS开发环境去初始化目标CPU。GEL是一种解析性语言,语法类似于C语言。可得到很多内置的GEL函数,同时你也可以创造自己的GEL功能函数。2.  ...
    来源:DSP论坛
  • 3

    VPFE和VPBE两者的中断,都是来源于VSYNC这个垂直同步信号。而这里的中断,往往就形成一套完整的缓冲机制,包括采集和显示。在VPFE处,可以看到VINT0和VINT1等是在VSYNC的基础上的,记录HSYNC的个数后,才能产生一次 ...
    来源:DSP论坛
  • 2

    缩放模块增加采样和减少采样,范围是在0.25倍到4倍之间。输入的来源可以是preview engine/CCD controller或者是SDRAM/ddram并且输出到SDRAM/ddram。缩放模块横向和纵向缩放是相互独立的。在两者之间有一个可选的边缘 ...
    来源:DSP论坛
  • 0

    OSD1.      首先任何模块的使能必须先使能其时钟,就助视器而言,使能相应VENCLKEN和使VPSS时钟工作在PLL2 mode. Use 54 MHz (from PLLC2) (DAC clock = 54 MHz)(详见DM6437手)2.  &nbs ...
    来源:DSP论坛
  • 0

    申请理由:1)拿到开发板后首先要对各个模块进行熟悉,主要是针对TIDSP的学习,看能否应用到导师的相应项目上 2)本人是今年刚考取浙江工业大学的研究生,导师的很多项目涉及dSP领域的涉及,现在主要涉及图像处理和 ...
    来源:DSP论坛
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部