FPGA|CPLD|ASIC论坛
登录
直播中
monuannuan
11年用户
27经验值
擅长:可编程逻辑 嵌入式技术
私信
关注
[问答]
FIR compiler 7.2 数据输入位宽问题
开启该帖子的消息推送
fir滤波器
AD采集为14位,但是在FIR IP核中将输入位宽设置为14位,IP核数据输入端依然为16位。在之后的
仿真
阶段会报
位宽不匹配的ERROR,请问应该怎么才能把FIRIP核输入改为14位。或者怎么才能不报错
已退回
5
积分
回帖
(1)
冯子腾
2017-11-14 15:07:19
将输入位宽改为14啊,就这样就可以了。
将输入位宽改为14啊,就这样就可以了。
举报
更多回帖
rotate(-90deg);
回复
相关问答
fir滤波器
在使用Vivado 2015.2.1中,
FIR
编译器V
7.2
的异常问题
2020-04-09
1911
使用
FIR
Compiler
建立的
FIR
低通滤波器时,在顶层文件如何调...
2014-10-29
3887
请问如何使用单
FIR
编译器v
7.2
核实现多频带带通滤波器?
2020-05-07
1729
system Generator,
FIR
编译器5
输入
正弦波得到的振幅很大
2019-02-12
2623
CIC+
FIR
的问题
2013-05-26
8545
关于NICE接口传输的
数据位
宽
问题
2023-08-12
216
关于
fir
compiler
生成IP核后各项文件的具体说明
2018-04-14
4211
可重载系数
FIR
滤波器事件被断言
2019-02-27
2686
Spartan6是否具有32
位
宽
的IO
数据
2019-07-24
1140
基于FPGA的
FIR
数字滤波器该怎么设计?
2019-09-29
2055
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分