FPGA|CPLD|ASIC论坛
直播中

monuannuan

11年用户 27经验值
擅长:可编程逻辑 嵌入式技术
私信 关注
[问答]

FIR compiler 7.2 数据输入位宽问题

AD采集为14位,但是在FIR IP核中将输入位宽设置为14位,IP核数据输入端依然为16位。在之后的仿真阶段会报
位宽不匹配的ERROR,请问应该怎么才能把FIRIP核输入改为14位。或者怎么才能不报错

  • @G((%TW~B_`B9ZJ[5WYT~@K.png
已退回5积分

回帖(1)

冯子腾

2017-11-14 15:07:19
将输入位宽改为14啊,就这样就可以了。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分