完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
上图是NICE 接口的内存通道,图中内存通道的读写数据位宽都是32bit,根据赛题要求,需要在协处理器中设计加速核心,挂靠NICE接口 我的预期:我所设计的加速核心需要更大的数据带宽(比如512bit的数据同时输入),以达到更好的效果,但是当前的NICE接口的读写数据位宽都是32bit, 我的问题: 1. 是否可以在协处理器上添加另外的数据通道,比如AIcore的专用通路? 2. 是否可以更改NICE的数据位宽 3. 添加DMA模块进行搬运数据,我的理解是从DDR中直接搬运至运算模块(加速单元),而加速单元又位于协处理器中,要通过NICE接口,就有点费解 问题有点多,可能也是理解不到位,见谅!! |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
在软件SDK中选择不同的下载模式时,是哪个部件更改了QSPI0中寄存器的值?
370 浏览 2 评论
cmt_instret_ena的使能为什么要排除branch等指令造成流水线冲刷的情况?
510 浏览 1 评论
e203 rom启动仅仅是引导到itcm执行指令吗?flash启动就是加载指令到itcm中吗?
537 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-6 04:57 , Processed in 0.496158 second(s), Total 74, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号