FPGA|CPLD|ASIC论坛
直播中

yangzhiyuan0928

10年用户 64经验值
擅长:可编程逻辑 MEMS/传感技术 测量仪表 嵌入式技术 EDA/IC设计 处理器/DSP 控制/MCU
私信 关注
[问答]

Synplify Pro综合时遇到的问题？

之前在ISE上综合过，没报错，综合成功，当我用Synplify Pro重新建立工程，添加相同的.v文件，综合时，居然报错了。不知为什么，求知道的解答一下吧！报的错误如下图：
[p=30,2,left] 捕获.PNG





已退回1积分

回帖（2）

iizhangjie

2015-10-25 21:44:04
找不到这个模块，是不是这个模块是xilinx带的，
举报

yangzhiyuan0928

2015-10-27 10:26:22
是的，后来自己写了这么module，就解决问题了
举报

更多回帖

2 0 0

相关问答

Synplify
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分