Xilinx SelectMAP 配置问题

想通过SelectMAP方式配置Xilinx Virtex II。Selectmap的时序通过另外一个Altera FPGA控制，配置数据存放在SRAM中，Altera FPGA读出SRAM数据，每来一个CCLK时钟，把数据加载到SelectMAP端口，现在一直通mcs文件配置到FPGA中，但是不成功，想问下几个问题：（1）配置文件是bit文件还是mcs文件或者是其他的文件?；（2）SelectMAP端口的CCLK配置时钟是随便自己定义的时钟么?（3）SelectMAP的D[0:7]，D0是高位，D7是低位，那么配置时候mcs文件需要改变里面数据的高低位么？（4）大神告知一些配置时候细节，仿真看了时序自己觉得没问题。谢谢大家帮忙看看~