完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我正在尝试使用PROMXCF128X配置Vitex 5 - xc5vlx330, 我无法在slave selectmap模式/ master selectmap模式/ master bpi-up模式下配置FPGA。 并且该过程将达到约70%并且完成信号下降并且配置过程失败。 我在主选择映射模式下测试,找到D0的测试ponit在配置期间没有信号, 但是当我尝试从ISE 14.2中的PROM回读时,D0有一个信号。 我已经尝试了几次而找不到原因 你可以帮帮我吗 ? 希望你的回答。 |
|
相关推荐
7个回答
|
|
在线等待帮助
|
|
|
|
??!
|
|
|
|
|
|
|
|
flash的编程细节:
信息:iMPACT - 下载核心文件d:/Xilinx/14.2/ISE_DS/ISE/virtex5/data/xc5vlx330_***pi.cor.'1':下载核心... Match_cycle = NoWait.Match周期:NoWait LCK_cycle = NoWait.LCK周期: NoWaitdone.INFO:iMPACT:2219 - 状态寄存器值:INFO:iMPACT - 0011 1111 0011 1110 0000 1000 0100 0000信息:iMPACT:2492 - '1':完成下载内核到设备。当前电缆速度设置为0.750 Mhz。设置 闪存控制引脚...设置配置寄存器...填充BPI通用闪存接口...通用闪存接口信息查询已成功完成FROM:iMPACT - 来自设备的通用闪存接口信息:INFO:iMPACT - 验证字符串:51 52 59INFO: iMPACT - 制造商ID:49信息:iMPACT - 供应商ID:01信息:iMPACT - 设备代码:18设置闪存控制引脚...使用x16模式...设置闪存控制引脚...设置配置寄存器...'1 ':擦除设备......'1':起始地址= 0x00000000,结束地址= 0x0098065F.done.'1':擦除成功完成。 闪存控制引脚...使用x16模式...设置闪存控制引脚...设置配置寄存器...信息:iMPACT - 使用字编程。'1':编程Flash.done.Setting闪存控制引脚... '1':闪存编程成功完成。使用x16模式...设置闪存控制引脚...设置配置寄存器...'1':读取设备内容...完成。'1':验证完成。设置闪存控制 引脚...'1':下载到FPGA的配置数据不成功。 DONE没有变高,请检查您的配置设置和模式设置.PROGRESS_END - 结束操作。已用时间= 1220秒。 FPGA的状态寄存器: 选定部件:XCF128XINFO:iMPACT - 当前时间:2014/3/19 19:20:29此设备链的最大TCK工作频率:33000000。有效链...边界扫描链成功验证.1:器件温度:当前读数: -273.00 C1:VCCINT电源:电流读数:0.000 V1:VCCAUX电源:电流读数:0.000 V'1':读取状态寄存器内容... CRC错误:0解密器安全设置:0DCM锁定:1DCI匹配:1启动信号结束 启动块:GTS_CFG_B的0status:GWE的0status:GHIGH的0status:MODE引脚的0值M0:MODE引脚的0值M1:0模式引脚M2的值:1内部信号表示清洗完成时:1来自INIT焊盘的值驱动器:1内部信号 表示芯片配置:0 DONE引脚值:0表示写入的ID值与芯片ID不匹配时:0解密器错误信号:0系统监控超温报警:0startup_state [18] CFG启动状态机:0startup_state [19] CFG启动状态机 :0sta rtup_state [20] CFG启动状态机:0E熔丝程序电压可用:0SPI闪存类型[22]选择:0SPI闪存类型[23]选择:0SPI闪存类型[24]选择:0CFG总线宽度自动检测结果:1CFG总线宽度 自动检测结果:0Reserved:0BPI地址回绕错误:0IPROG脉冲:0读回crc错误:0表示efuse逻辑忙:0 非常感谢你 ! |
|
|
|
你好!?
|
|
|
|
嗨,
由于您使用平台flash xl在主选择映射模式下进行配置,您是否可以通过以下链接检查ug438(第31页)中提供的guidlines for master selectmap http://www.xilinx.com/support/documentation/user_guides/ug438.pdf --Krishna |
|
|
|
我回顾了很多次!
叹.... kkn写道: 嗨, 由于您使用平台flash xl在主选择映射模式下进行配置,您是否可以通过以下链接检查ug438(第31页)中提供的guidlines for master selectmap http://www.xilinx.com/support/documentation/user_guides/ug438.pdf --Krishna |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
545浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1963浏览 0评论
682浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 19:13 , Processed in 1.299367 second(s), Total 88, Slave 72 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号