FPGA|CPLD|ASIC论坛
直播中

问鼎

12年用户 144经验值
擅长:可编程逻辑
私信 关注
[资料]

PLL reference clock of does not match clock frequency input to refclk

The PLL reference clock of  does not match the clock frequency input to refclk解决方法
这是sopc版本问题,核没问题。解决方法就是采用如下方法生成sopc:按住ctrl,点Generate。即可生成成功。方法来源见下:《MegaCore IP Library Release Notes and Errata》
  • 11.jpg

更多回帖

发帖
×
20
完善资料,
赚取积分