FPGA|CPLD|ASIC论坛
直播中

zjh0821

12年用户 43经验值
擅长:EDA/IC设计
私信 关注
[问答]

vhdl怎么添加50M内部时钟分频模块

今天做了下十进制加法计数器，用DE2做的，可是不会添加50M内部时钟分频模块，将分频后的1秒时钟作为计数时钟，在这请教下各位前辈。
代码如下：
LIBRARY IEEE
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENtiTY CNT10 IS
     PORT (CLK,RST,EN,LOAD :IN STD_LOGIC;
DATA : INSTD_LOGIC_VECTOR (3 DOWNTO  0);
DOUT :OUTSTD_LOGIC_VECTOR (3 DOWNTO 0);
COUT :OUTSTD_LOGIC);
      END CNT10;
      ARCHITECTURE behave OF CNT10 IS
      BEGIN
     PROCESS (CLK,RST,EN,LOAD)
         VARIABLE Q : STD_LOGIC_VECTOR(3 DOWNTO 0);
     BEGIN
       IF RST=’0’ THEN  Q : (OTHERS=>’0’);
         ELSIF CLK’EVENT AND CLK=’1’ THEN
           IF EN=’1’ THEN
            IF (LOAD=’0’) THEN Q : DATA; ELSE
              IF Q<9 THEN  Q : Q+1;
                ELSE Q :=(OTHERS=>’0’);
              END IF;
            END IF;
            END IF;
        END IF;
        IF Q=”1001” THEN COUT<=’1’;
                 ELSE COUT<=’0’; END IF;
          DOUT <=Q;
       END PROCESS;
     END behave;

回帖（5）

谢文斌

2013-5-18 20:07:08
没太明白你的意思，你要对50M分频的话可以直接写个分频程序啊。如果你的50M是说板子上的时钟话，你可以编译之后在引脚里分配啊。你的这个程序没编译就贴进来了吧，很多变量赋值符号都没写好
举报

yupoxiaok

2013-5-18 23:48:57
谢谢楼主分享了
举报

zjh0821

2013-5-21 08:57:01
引用: xiewenbin520 发表于 2013-5-18 20:07
没太明白你的意思，你要对50M分频的话可以直接写个分频程序啊。如果你的50M是说板子上的时钟话，你可以编译 ...

恩恩，谢谢您的解答
举报

谢文斌

2013-5-22 19:04:26
客气，相互学习
举报

2342815

2014-5-24 10:08:12
EDA做万年历也要用分频模块啊
举报

更多回帖

5 1 0

相关问答

时钟 计数器 十进制
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分