TI论坛
直播中

李芳

7年用户 1462经验值
私信 关注
[问答]

把两片PCM1792A芯片同步工作时,会差出一个过采样时钟,为什么?


  • 我们在使用PCM1792A这款芯片时,当把两片PCM1792A芯片同步工作时,会差出一个过采样时钟。
    具体配置是这样的,比如要配置的刷新率为51.2kHz,过采样时钟设为13.1072MHz,BCK是对这个时钟二分频得到的,这个过采样时钟和BCK都严格比对过,沿和起始位置都是严格对齐的。但是输出的信号会差出一个过采样时钟周期,大约76ns,这个量级的同步误差有点大,而且很有规律,就是随着过采样时钟的变化而变化。
    由于对于芯片内部工作不是很了解,所以想请教一下,芯片内部和过采样时钟相关的都有哪些,我们是否能够调整,还是说这款芯片就会存在这样的问题,现在看手册里面有个寄存器DFTH,通过控制这个寄存器能否解决这个问题,或者其他方面,谢谢!

回帖(4)

毕凯

2024-11-6 16:01:49
你这个差一个过采样周期可能是走线的延迟原因。你真的需要输出完全同步吗?因为一般音频信号差一个过采样周期是听不出来的。如果真的要完全同步建议选择哪种集合多个DAC在一起的,例如PCM1681.
举报

陈霞玻

2024-11-6 16:02:04
  最完美的情况是BCK与SCK的上升沿对齐。你可以再多试几个芯片看看是不是有同样的问题。
举报

夏日余晖

2024-11-6 16:03:09

那你输出的数据没有延迟吧?还有就是电源的上电时间。理论上我们芯片的从输入到输出的延迟是一定的,这个跟内部的滤波器,还有上电的时序有关。

你可以测试下每个芯片从有输入到输出的延迟是否一致。


举报

听我讲

2024-11-7 18:04:40
问题的原因可能是由于两片PCM1792A芯片之间的时钟同步不够精确。在这种情况下,我们可以从以下几个方面来分析和解决这个问题:

1. 时钟源:确保两片PCM1792A芯片使用的是同一个时钟源,这样可以保证时钟信号的一致性。如果使用不同的时钟源,可能会导致时钟信号之间的差异。

2. 时钟分配网络:检查时钟分配网络的设计,确保信号传输路径尽可能短,以减少信号延迟。同时,可以考虑使用差分时钟线来减少信号干扰。

3. 芯片内部时钟:PCM1792A芯片内部有一个内部时钟,用于过采样。这个时钟可能受到芯片内部电路的影响,导致时钟信号的不稳定。可以尝试调整芯片内部时钟的配置参数,以减少时钟误差。

4. 芯片之间的同步:在两片PCM1792A芯片之间添加一个同步信号,以确保它们在相同的时刻开始工作。这可以通过使用一个外部同步信号或者在芯片内部实现同步逻辑来实现。

5. 软件调整:在软件层面,可以尝试调整采样率和过采样时钟的配置,以减少时钟误差。例如,可以尝试使用不同的过采样时钟频率,或者调整采样率的设置。

6. 硬件调整:如果以上方法都不能解决问题,可以考虑更换其他型号的芯片,或者使用其他方案来实现同步。

总之,解决这个问题需要从多个方面进行分析和调整。通过优化时钟源、时钟分配网络、芯片内部时钟和芯片之间的同步,可以有效地减少时钟误差,提高两片PCM1792A芯片的同步性能。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分