TI论坛
直播中

王敏

7年用户 1468经验值
私信 关注
[问答]

AIC3254的在LOL和LOR输出端有比较大的噪音,信噪比很差怎么解决?


  •   我用3254建立一个项目,配置为本地ADC TO DAC LOOPBACK(P0,R29.D4=1: Stereo ADC output is routed to Stereo DAC input)。发现在LOL和LOR输出端有比较大的噪音,信噪比很差。我怀疑是否有哪个地方设置不对,请问ti的工程师们能提供相关的设置和资料吗?关于它的本地LOOP BACK我有些地方真不是很明白,比如BCLK为何一定要设置为输出?不是没有使用外部的I2S总线吗?还有BCLK的分频器电源为何一定要打开?以及我修改过BDIV(BCLK分频器)的时钟源,发现设置为DAC_CLK的时候它才有声音输出,我设置到DAC_MOD_CLK它就没声音输出了。这里让我觉得有问题。从手册上的时钟示意图来看,采样率的产生和使用跟BCLK是完全没关系的,不知道它为何会影响到音频。请帮忙解决一下问题,非常感谢。另外还请提供关于这个方面应用的更详尽的资料。

回帖(2)

周静

2024-11-4 18:09:09
你提到的ADC TO DAC LOOPBACK是哪个设置,可否截图说明所在地址或者是贴出来设置。
我先了解一下你的配置需求,不知道你需要的资料是什么方面的?哪种应用?
AIC3254EVM的控制软件CS里有自带的一些配置,record,playback,都可以作为指导,很清楚,在此基础上根据应用的不同,稍作修改即可。还请参照已有的资料。
举报

訾存贵

2024-11-5 10:12:58
针对您在使用AIC3254时遇到的噪音问题,我为您提供以下解决方案和建议:

1. 检查电源和地线:确保您的电源和地线连接正确且稳定。电源噪声和地线问题可能导致信噪比降低。

2. 检查模拟信号路径:检查您的模拟信号路径,确保没有引入额外的噪声。这包括检查电缆、连接器和电路板布局。

3. 设置BCLK为输出:在本地ADC TO DAC LOOPBACK配置中,BCLK需要设置为输出,因为它用于同步ADC和DAC之间的数据传输。虽然您没有使用外部I2S总线,但BCLK仍然需要在内部同步ADC和DAC。

4. 打开BCLK分频器电源:BCLK分频器电源需要打开,因为它用于降低BCLK频率,以适应ADC和DAC的工作频率。如果关闭BCLK分频器电源,可能会导致数据同步问题,从而影响信噪比。

5. BDIV(BCLK分频器)时钟源设置:您提到设置为DAC_CLK时才有声音输出,而设置为DAC_MOD_CLK时没有声音输出。这可能是因为DAC_MOD_CLK的频率不适合您的应用。建议您查阅AIC3254的数据手册,了解不同时钟源的频率范围和适用场景,选择合适的时钟源。

6. 检查配置寄存器:确保您的配置寄存器设置正确。错误的设置可能导致信噪比降低。您可以查阅AIC3254的数据手册和应用指南,了解各个寄存器的详细配置。

7. 软件滤波:如果硬件调整无法解决问题,您可以尝试在软件层面进行滤波,以降低噪声。这可以通过使用低通滤波器、带通滤波器等方法实现。

8. 联系TI技术支持:如果以上方法都无法解决问题,建议您联系TI的技术支持团队,他们可以为您提供更专业的技术支持和解决方案。

希望以上建议能帮助您解决AIC3254的噪音问题。如有其他问题,请随时提问。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分